JPH0379904B2 - - Google Patents
Info
- Publication number
- JPH0379904B2 JPH0379904B2 JP56015775A JP1577581A JPH0379904B2 JP H0379904 B2 JPH0379904 B2 JP H0379904B2 JP 56015775 A JP56015775 A JP 56015775A JP 1577581 A JP1577581 A JP 1577581A JP H0379904 B2 JPH0379904 B2 JP H0379904B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- exclusive
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、直交振幅変調信号より基準搬送波信
号を再生する搬送波再生回路に関するものであ
る。
号を再生する搬送波再生回路に関するものであ
る。
近年、高能率なデジタル搬送波伝送方式として
多値直交振幅変調方式の研究が進められている
が、その中の１つとして16QAM方式がある。こ
の方式を実現するうえで重要な回路として搬送波
再生回路があげられ、その故、従来種々の回路が
提案されている。その一つに特開昭50−28215号
公報「振幅位相変調信号復調装置」がある。
多値直交振幅変調方式の研究が進められている
が、その中の１つとして16QAM方式がある。こ
の方式を実現するうえで重要な回路として搬送波
再生回路があげられ、その故、従来種々の回路が
提案されている。その一つに特開昭50−28215号
公報「振幅位相変調信号復調装置」がある。
この公報記載の技術を、第７図、第８図を参照
して説明する。第７図では16値QAM信号INが
AGC回路１でたとえば最大振幅値が一定となる
よう利得制御され、位相検波器２，３に入力され
る。位相検波器２，３にはVCO９の出力が供給
されるが、３にはπ／２移相器４が挿入されてい
るので、２，３は互いに直交位相関係にある。よ
つて、２，３の出力には入力信号が直交位相復調
された出力S1，S2が得られる。出力S1，S2は各々
５ビツトＡ／Ｄ変換器２１，２２に供給される。
Ａ／Ｄ変換器２１，２２の各５ビツト出力は論理
回路群２３に供給される。論理回路群２３は、供
給された10ビツトの信号にもとづいて、S1，S2が
所定の信号点に対して反時計回りに位相回転して
いるか、時計回りに位相回転しているかを判定
し、前者であれば“１”を、後者であれば“０”
を出力する。この論理回路群２３出力は低減濾波
器８で平滑化され、VCO制御信号として、VCO
９に供給され、VCO９の発振周波数が制御され
る。
して説明する。第７図では16値QAM信号INが
AGC回路１でたとえば最大振幅値が一定となる
よう利得制御され、位相検波器２，３に入力され
る。位相検波器２，３にはVCO９の出力が供給
されるが、３にはπ／２移相器４が挿入されてい
るので、２，３は互いに直交位相関係にある。よ
つて、２，３の出力には入力信号が直交位相復調
された出力S1，S2が得られる。出力S1，S2は各々
５ビツトＡ／Ｄ変換器２１，２２に供給される。
Ａ／Ｄ変換器２１，２２の各５ビツト出力は論理
回路群２３に供給される。論理回路群２３は、供
給された10ビツトの信号にもとづいて、S1，S2が
所定の信号点に対して反時計回りに位相回転して
いるか、時計回りに位相回転しているかを判定
し、前者であれば“１”を、後者であれば“０”
を出力する。この論理回路群２３出力は低減濾波
器８で平滑化され、VCO制御信号として、VCO
９に供給され、VCO９の発振周波数が制御され
る。
ここで第８図を参照し、論理回路群２３の入出
力論理を説明する。第８図において、白丸は16値
QAM信号の所定の信号点を、第１象限について
のみ示している。すなわち第８図はＡ／Ｄ変換器
２１，２２の最上位ビツトが共に“１”の場合の
論理回路群２３の入出力論理を示している。論理
回路群２３は、Ａ／Ｄ変換器２１，２２出力が、
第８図の領域A0，A1，B0，B1，C0，C1，D0，
D1のいずれにあるかを判定する。たとえば、領
域A1にある場合には、信号点S1，S2＝３，３が
反時計回りに位相回転しているとみなし、“１”
を出力し、領域A0にある場合には、信号点S1，
S2＝３，３が時計回りに位相回転しているとみな
し“０”を出力する。他の領域B0，B1，C0，C1，
D0，D1についても同様である。また他の象限に
ついても、同様な考え方で各領域及び各領域での
出力値が定められている。
力論理を説明する。第８図において、白丸は16値
QAM信号の所定の信号点を、第１象限について
のみ示している。すなわち第８図はＡ／Ｄ変換器
２１，２２の最上位ビツトが共に“１”の場合の
論理回路群２３の入出力論理を示している。論理
回路群２３は、Ａ／Ｄ変換器２１，２２出力が、
第８図の領域A0，A1，B0，B1，C0，C1，D0，
D1のいずれにあるかを判定する。たとえば、領
域A1にある場合には、信号点S1，S2＝３，３が
反時計回りに位相回転しているとみなし、“１”
を出力し、領域A0にある場合には、信号点S1，
S2＝３，３が時計回りに位相回転しているとみな
し“０”を出力する。他の領域B0，B1，C0，C1，
D0，D1についても同様である。また他の象限に
ついても、同様な考え方で各領域及び各領域での
出力値が定められている。
領域A1，A0の境界は可能な限り直線的である
ことが好ましいため、Ａ／Ｄ変換器２１，２２は
S1，S2が各々４レベルであるにもかかわらず、５
ビツトの精度でＡ／Ｄ変換している。このため、
前記公報記載の技術ではＡ／Ｄ変換器２１，２２
としては入力信号のレベル数に比して多ビツトの
Ａ／Ｄ変換器が必要であり、またこれにともなつ
て論理回路群２３の内部構成も大規模となる。ま
た、以上の説明は16値QAMの場合であるが、32
値QAM、64値QAM、128値QAM、256値QAM
と信号点の数が増加するにしたがい、論理回路群
２３への入力ビツト数が増加するので、論理回路
群はさらに大規模化することがさけられない。
ことが好ましいため、Ａ／Ｄ変換器２１，２２は
S1，S2が各々４レベルであるにもかかわらず、５
ビツトの精度でＡ／Ｄ変換している。このため、
前記公報記載の技術ではＡ／Ｄ変換器２１，２２
としては入力信号のレベル数に比して多ビツトの
Ａ／Ｄ変換器が必要であり、またこれにともなつ
て論理回路群２３の内部構成も大規模となる。ま
た、以上の説明は16値QAMの場合であるが、32
値QAM、64値QAM、128値QAM、256値QAM
と信号点の数が増加するにしたがい、論理回路群
２３への入力ビツト数が増加するので、論理回路
群はさらに大規模化することがさけられない。
本発明の目的は、上記欠点を除去し、非常に簡
略化された搬送波再生回路を提供することにあ
る。
略化された搬送波再生回路を提供することにあ
る。
以下図面を用いて詳細に説明する。
第１図は本発明による16QAM（Quadrature
Amplitude Moduration）用搬送波再生回路であ
り、１は入力信号INが入力される目動利得制御
回路（AGC回路）、２，３は位相検波器、４はπ/
２移相器、５，６は３ビツトのＡ／Ｄコンバータ、
７は排他的論理和（EX−OR）回路、８は低減
ろ波器（LPF）、９は電圧制御発振器（VCO）で
ある。第１図の回路において、VCO９の出力に
基準搬送波信号が再生される。
Amplitude Moduration）用搬送波再生回路であ
り、１は入力信号INが入力される目動利得制御
回路（AGC回路）、２，３は位相検波器、４はπ/
２移相器、５，６は３ビツトのＡ／Ｄコンバータ、
７は排他的論理和（EX−OR）回路、８は低減
ろ波器（LPF）、９は電圧制御発振器（VCO）で
ある。第１図の回路において、VCO９の出力に
基準搬送波信号が再生される。
以下動作を説明する。
入力信号INはAGC回路１にて出力レベルが一
定になるように制御され、次に、位相検波器２，
３に入力される、位相検波器２，３にはVCO９
の出力が供給されるが、３にはπ/2移相器４が挿
入されているので、２，３は互いに直交位相関係
にある。よつて、２，３の出力には入力信号が直
交位相復調された出力S1，S2が得られる。第２図
は16QAM信号を示しており、S1の信号は図中、
S1と示された軸上に投影された４値（±１、±３）
信号となる。又、S2信号は同様にS2軸に投影され
た４値信号となる。S1，S2信号は３ビツトＡ／Ｄ
コンバータ５，６に入り、ここで各々３ビツトの
２値デジタル信号X1〜X3，Y1〜Y3（以下添字数
字の小さなものを上位桁ビツトと呼ぶ）に変換さ
れる。ここで、X1〜X3，Y1〜Y3とS1，S2との間
の関係は第２図のように表わされ、これより明ら
かなように、X1，X2，Y1，Y2は16QAM信号の
主復調信号DATA１−１、DATA１−２、
DATA２−１、DATA２−２となる。また、
X3，Y3は16QAM信号の所定の信号位置からのず
れを示している。すなわち、Y3＝１のときは、
第２図の位相面上で、所定の信号位置から上にず
れていることを示し、Y3＝０のときは、下にず
れていることを示し、X3＝１のときは、所定の
信号位置から右にずれていることを示し、X3＝
０のときは左にずれていることを示している。
定になるように制御され、次に、位相検波器２，
３に入力される、位相検波器２，３にはVCO９
の出力が供給されるが、３にはπ/2移相器４が挿
入されているので、２，３は互いに直交位相関係
にある。よつて、２，３の出力には入力信号が直
交位相復調された出力S1，S2が得られる。第２図
は16QAM信号を示しており、S1の信号は図中、
S1と示された軸上に投影された４値（±１、±３）
信号となる。又、S2信号は同様にS2軸に投影され
た４値信号となる。S1，S2信号は３ビツトＡ／Ｄ
コンバータ５，６に入り、ここで各々３ビツトの
２値デジタル信号X1〜X3，Y1〜Y3（以下添字数
字の小さなものを上位桁ビツトと呼ぶ）に変換さ
れる。ここで、X1〜X3，Y1〜Y3とS1，S2との間
の関係は第２図のように表わされ、これより明ら
かなように、X1，X2，Y1，Y2は16QAM信号の
主復調信号DATA１−１、DATA１−２、
DATA２−１、DATA２−２となる。また、
X3，Y3は16QAM信号の所定の信号位置からのず
れを示している。すなわち、Y3＝１のときは、
第２図の位相面上で、所定の信号位置から上にず
れていることを示し、Y3＝０のときは、下にず
れていることを示し、X3＝１のときは、所定の
信号位置から右にずれていることを示し、X3＝
０のときは左にずれていることを示している。
ここで、基準搬送波信号とAGC回路１出力と
が、搬送波位相同期がとれておらず、第２図の矢
印方向に位相が回転している場合を考える。たと
えば（S1，S2）＝（３、３）の信号点が矢印方向に
回転した場合、X3＝０、Y1＝１となるので、EX
−OR回路７出力は１となる。また、（S1，S2）＝
（−３、−３）の信号点が矢印方向に回転すると、
X3＝１、Y1＝０となり、EX−OR回路７の出力
は１である。他の信号点についても同様であり、
搬送波非同期のために、位相検波器２及び３の出
力が反時計方向に位相回転している場合には、
EX−OR回路７の出力は１となる。
が、搬送波位相同期がとれておらず、第２図の矢
印方向に位相が回転している場合を考える。たと
えば（S1，S2）＝（３、３）の信号点が矢印方向に
回転した場合、X3＝０、Y1＝１となるので、EX
−OR回路７出力は１となる。また、（S1，S2）＝
（−３、−３）の信号点が矢印方向に回転すると、
X3＝１、Y1＝０となり、EX−OR回路７の出力
は１である。他の信号点についても同様であり、
搬送波非同期のために、位相検波器２及び３の出
力が反時計方向に位相回転している場合には、
EX−OR回路７の出力は１となる。
一方、位相比較器２，３出力が時計方向に位相
回転している場合には、EX−OR回路出力は０
となる。また、AGC回路１出力がVCO９出力と
搬送波同期している場合には、EX−OR回路７
出力には１と０が各々50％の確率でランダムに生
起することは容易に理解できよう。
回転している場合には、EX−OR回路出力は０
となる。また、AGC回路１出力がVCO９出力と
搬送波同期している場合には、EX−OR回路７
出力には１と０が各々50％の確率でランダムに生
起することは容易に理解できよう。
このEX−OR回路７出力は、低減濾波器８で
直流成分が抽出される。低減濾波器８出力は
VCO９に供給され、基準搬送波信号の周波数・
位相が制御される。すなわち、第２図の矢印方向
に位相検波器２，３出力が位相回転している場合
には、低減濾波器９から高いレベルの電圧が供給
されるため、この位相回転を補償すべく、VCO
９の発振周波数は高くなる。第２図の矢印と反対
方向に位相回転している場合には、低レベル電圧
が供給されるためVCO９の発振周波数は低くな
りこの位相回転が補償される。搬送波同期がとれ
ている場合には、中間レベルの電圧が低減濾波器
８から供給され、同期状態が保たれる。
直流成分が抽出される。低減濾波器８出力は
VCO９に供給され、基準搬送波信号の周波数・
位相が制御される。すなわち、第２図の矢印方向
に位相検波器２，３出力が位相回転している場合
には、低減濾波器９から高いレベルの電圧が供給
されるため、この位相回転を補償すべく、VCO
９の発振周波数は高くなる。第２図の矢印と反対
方向に位相回転している場合には、低レベル電圧
が供給されるためVCO９の発振周波数は低くな
りこの位相回転が補償される。搬送波同期がとれ
ている場合には、中間レベルの電圧が低減濾波器
８から供給され、同期状態が保たれる。
なお、第１図では、EX−OR回路７にX3とY1
とを入力しているが、その代りにX1とY3とを供
給してもよい。ただし、X1とY3との排他的論理
和は、第２図の矢印方向に位相回転しているとき
に０となり、矢印と反対方向に位相回転している
ときに１となる。このため、第１図のVCO回路
９のように電圧が高くなるほど発振周波数が高く
なる特性をもつ電圧制御発振器を用いる場合に
は、EX−OR回路７出力を否定回路で反転して
から、低減濾波器８に供給する必要がある。ま
た、AGC回路１はＡ／Ｄコンバータ５，６の入
力点のレベルが一定になるように動作させた方が
２，３の利得変動をも救済できるので望ましい。
とを入力しているが、その代りにX1とY3とを供
給してもよい。ただし、X1とY3との排他的論理
和は、第２図の矢印方向に位相回転しているとき
に０となり、矢印と反対方向に位相回転している
ときに１となる。このため、第１図のVCO回路
９のように電圧が高くなるほど発振周波数が高く
なる特性をもつ電圧制御発振器を用いる場合に
は、EX−OR回路７出力を否定回路で反転して
から、低減濾波器８に供給する必要がある。ま
た、AGC回路１はＡ／Ｄコンバータ５，６の入
力点のレベルが一定になるように動作させた方が
２，３の利得変動をも救済できるので望ましい。
第３図は16QAM搬送波再生回路の他の実施例
であり、１０はEX−OR回路、１１はLPF、１
２は減算器である。第３図は第１図に１０〜１２
を追加したものであり、１０の出力すでに述べた
とおり、矢印の方向の位相回転の時の信号、逆の
時は１の信号が生ずる。即ち７の出力と逆極性の
制御信号を生ずる。よつて７及び１０の出力を８
及び１１を介して減算器１２で減算し、その出力
でVCO９を制御すれば、第３図も第１図と同様
に動作する。
であり、１０はEX−OR回路、１１はLPF、１
２は減算器である。第３図は第１図に１０〜１２
を追加したものであり、１０の出力すでに述べた
とおり、矢印の方向の位相回転の時の信号、逆の
時は１の信号が生ずる。即ち７の出力と逆極性の
制御信号を生ずる。よつて７及び１０の出力を８
及び１１を介して減算器１２で減算し、その出力
でVCO９を制御すれば、第３図も第１図と同様
に動作する。
第１図に比して第３図の利点は制御信号に含ま
れるジツタ成分を約3dB抑圧できる点にある。何
故ならば、７及び１０の出力は各々独立に再生さ
れているので、それらに含まれるジツタ成分は互
いに無相関であるが、信号成分は極性は逆ながら
互いに同期しているからである。
れるジツタ成分を約3dB抑圧できる点にある。何
故ならば、７及び１０の出力は各々独立に再生さ
れているので、それらに含まれるジツタ成分は互
いに無相関であるが、信号成分は極性は逆ながら
互いに同期しているからである。
第３図でLPFと減算器の位置を逆にしても同
様な効果を得ることができる。即ち７，１０の出
力を減算器１２にて減算し、その出力をLPE８
を介してVCO９に入力する構成である。
様な効果を得ることができる。即ち７，１０の出
力を減算器１２にて減算し、その出力をLPE８
を介してVCO９に入力する構成である。
第４図は64QAM用搬送波再生回路の実施例で
あり、１３，１４は４ビツトのＡ／Ｄコンバータ
である。動作は第３図の場合と基本的には同様で
あり、Ａ／Ｄコンバータ１３，１４の上位ビツト
X1〜X3，Y1〜Y3は64QAM信号の主復調信号
DATA１−１、DATA１−２、DATA１−３、
DATA２−１、DATA２−２、DATA２−３と
なる。又最下位ビツトX4，Y4は64QAM信号の64
点の信号位置のずれを検出し、１又は０を出力
し、X1，Y1は64点の信号が位置する象限を判定
し、１又は０を出力する。よつてX4とY1をEX−
OR７で、Y4とX1をEX−OR回路１０にてEX−
OR操作すれば、７，１０の出力に、復調信号
S1，S2が受けている位相回転を検出できる、互い
に逆極性の制御信号を得ることができるので、そ
れら出力をジツタ成分抑圧用のLPF８及び１１
を介して、減算器１２にて減算し、その出力にて
VCO９を制御すれば本回路は動作する。
あり、１３，１４は４ビツトのＡ／Ｄコンバータ
である。動作は第３図の場合と基本的には同様で
あり、Ａ／Ｄコンバータ１３，１４の上位ビツト
X1〜X3，Y1〜Y3は64QAM信号の主復調信号
DATA１−１、DATA１−２、DATA１−３、
DATA２−１、DATA２−２、DATA２−３と
なる。又最下位ビツトX4，Y4は64QAM信号の64
点の信号位置のずれを検出し、１又は０を出力
し、X1，Y1は64点の信号が位置する象限を判定
し、１又は０を出力する。よつてX4とY1をEX−
OR７で、Y4とX1をEX−OR回路１０にてEX−
OR操作すれば、７，１０の出力に、復調信号
S1，S2が受けている位相回転を検出できる、互い
に逆極性の制御信号を得ることができるので、そ
れら出力をジツタ成分抑圧用のLPF８及び１１
を介して、減算器１２にて減算し、その出力にて
VCO９を制御すれば本回路は動作する。
第４図では、互いに逆相関係にある７及び１０
の出力を両者とも使用する回路構成となつている
が、第１図に示されている如く、どちらか一方の
みでも動作させることができるのは明らかであ
る。
の出力を両者とも使用する回路構成となつている
が、第１図に示されている如く、どちらか一方の
みでも動作させることができるのは明らかであ
る。
以上多値QAM方式に対する本発明の適用性に
ついて述べたが、4QAM即ち4PSK方式に対して
も本発明は適用可能である。第５図、第６図は
4PSK用搬送波再生回路であり、１５，１６は２
ビツトのＡ／Ｄコンバータであり、その他の構成
ユニツトは第１，３，４図にて用いられたものと
全く同一である。動作においても、第１，３，４
図との相違はＡ／Ｄコンバータのみであり、上位
ビツトX1，Y1が主復調信号DATA１−１、
DATA２−１で且つ象限判定信号、下位ビツト
X2，Y2が信号点の位置ずれ信号として用いられ
る。
ついて述べたが、4QAM即ち4PSK方式に対して
も本発明は適用可能である。第５図、第６図は
4PSK用搬送波再生回路であり、１５，１６は２
ビツトのＡ／Ｄコンバータであり、その他の構成
ユニツトは第１，３，４図にて用いられたものと
全く同一である。動作においても、第１，３，４
図との相違はＡ／Ｄコンバータのみであり、上位
ビツトX1，Y1が主復調信号DATA１−１、
DATA２−１で且つ象限判定信号、下位ビツト
X2，Y2が信号点の位置ずれ信号として用いられ
る。
以上、本発明による4QAM（4PSK）、16QAM、
64QAM用搬送波再生回路について述べたが、そ
れらを構成するうえでの相違点は単にＡ／Ｄコン
バータのビツト数のみであり、本発明によれば、
非常に簡略化されたQAM用搬送波再生回路を実
現できる。すなわち、本願は4QAM、16QAM、
32QAM、64QAM、…、256QAM…と信号点の
数を増加させた場合でも、Ａ／Ｄ変換器５，６の
ビツト数をそれに応じて増加させるだけでよいの
で、特開昭50−28215号公報記載の従来技術のよ
うに信号点増加による装置規模の増大を抑制でき
る。本発明による搬送波再生回路の主構成ユニツ
トはＡ／Ｄコンバータであり、この性能によつて
本回路のそれが左右されるが、最近ではLSI技術
がめざましく進歩し、高速、高分解能等の高性能
なＡ／Ｄコンバータが開発、市販されるようにな
り、今後ますます加速度的に進歩すると思われ
る。そうなれば、本発明による効果はますます大
きくなる。
64QAM用搬送波再生回路について述べたが、そ
れらを構成するうえでの相違点は単にＡ／Ｄコン
バータのビツト数のみであり、本発明によれば、
非常に簡略化されたQAM用搬送波再生回路を実
現できる。すなわち、本願は4QAM、16QAM、
32QAM、64QAM、…、256QAM…と信号点の
数を増加させた場合でも、Ａ／Ｄ変換器５，６の
ビツト数をそれに応じて増加させるだけでよいの
で、特開昭50−28215号公報記載の従来技術のよ
うに信号点増加による装置規模の増大を抑制でき
る。本発明による搬送波再生回路の主構成ユニツ
トはＡ／Ｄコンバータであり、この性能によつて
本回路のそれが左右されるが、最近ではLSI技術
がめざましく進歩し、高速、高分解能等の高性能
なＡ／Ｄコンバータが開発、市販されるようにな
り、今後ますます加速度的に進歩すると思われ
る。そうなれば、本発明による効果はますます大
きくなる。
第１図は本発明による16QAM搬送波再生回路
を示すブロツク図、第２図は16QAM変調信号を
説明するための図、第３図は本発明による他の
16QAM搬送波再生回路を示すブロツク図、第４
図は本発明による64QAM搬送波再生回路を示す
ブロツク図、第５図は本発明による4PSK搬送再
生回路を示すブロツク図、第６図は本発明による
他の4PSK搬送波再生回路を示すブロツク図、第
７図は従来技術の一例を示すブロツク図、第８図
は従来技術の動作を説明するための図である。 １は自動利得制御回路、２，３は位相検波器、
４はπ／２移相器、５，６，１３，１４，１５及
び１６はアナログ−デジタル変換器、７，１０は
EX−OR回路、８，１１は低減ろ波器、１２は
減算器である。
を示すブロツク図、第２図は16QAM変調信号を
説明するための図、第３図は本発明による他の
16QAM搬送波再生回路を示すブロツク図、第４
図は本発明による64QAM搬送波再生回路を示す
ブロツク図、第５図は本発明による4PSK搬送再
生回路を示すブロツク図、第６図は本発明による
他の4PSK搬送波再生回路を示すブロツク図、第
７図は従来技術の一例を示すブロツク図、第８図
は従来技術の動作を説明するための図である。 １は自動利得制御回路、２，３は位相検波器、
４はπ／２移相器、５，６，１３，１４，１５及
び１６はアナログ−デジタル変換器、７，１０は
EX−OR回路、８，１１は低減ろ波器、１２は
減算器である。
Claims (1)
- 【特許請求の範囲】 １ 同相成分、直交成分が各々Ｎ値である直交振
幅変調信号より基準搬送波信号を再生する搬送波
再生回路であり、制御信号により周波数が変化す
る前記基準搬送波を生成する電圧制御発振器と、
該電圧制御発振器の出力を用いて上記直交振幅変
調信号を直交位相検波し２つのベースバンド信号
を出力する位相検波器と、 前記２つのベースバンド信号の一方を少なくと
も（ｍ＋１）ビツト（ｍ＝log2N、ただし小数値
は切上げる）のデイジタル信号に変換出力する第
１のアナログ−デイジタル変換器と、 前記第２つのベースバンド信号の他方を少なく
とも（ｍ＋１）ビツトのデイジタル信号に変換出
力する第２のアナログデイジタル変換器と、 前記第１のアナログ−デイジタル変換器の最上
位ビツト出力と前記第２のアナログ−デイジタル
変換器の最上位から（ｍ＋１）番目のビツトとの
排他的論理和をとり、この排他的論理和結果より
前記制御信号を得る手段 とから構成されることを特徴とする搬送波再生回
路。 ２ 同相信号、直交成分が各々Ｎ値である直交振
幅変調信号より基準搬送波信号を再生する搬送波
再生回路であり、 制御信号により周波数が変化する前記基準搬送
波を生成する電圧制御発振器と、 該電圧制御発振器の出力を用いて上記直交振幅
変調信号を直交位相検波し２つのベースバンド信
号を出力する位相検波器と、 前記２つのベースバンド信号の一方を少なくと
も（ｍ＋１）ビツト（ｍ＝log2N、ただし小数値
は切あげる）のデイジタル信号に変換出力する第
１のアナログ−デイジタル変換器と、 前記２つのベースバンド信号の他方を少なくと
も（ｍ＋１）ビツトのデイジタル信号に変換出力
する第２のアナログデイジタル変換器と、 前記第１のアナログ−デイジタル変換器の最上
位ビツト出力と前記第２のアナログ−デイジタル
変換器の最上位から（ｍ＋１）番目のビツトとの
排他的論理和をとる第１の排他的論理和手段と、 前記第２のアナログ−デイジタル変換器の最上
位ビツト出力と前記第１のアナログ−デイジタル
変換器の最上位から（ｍ＋１）番目のビツトとの
排他的論理和をとる第２の排他的論理和手段と、 前記第１の排他的論理和手段出力と前記第２の
排他的論理和手段出力との差信号にもとづいて前
記制御信号を生成する手段、 とから構成されることを特徴とする搬送波再生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56015775A JPS57131151A (en) | 1981-02-06 | 1981-02-06 | Carrier wave reproducing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56015775A JPS57131151A (en) | 1981-02-06 | 1981-02-06 | Carrier wave reproducing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57131151A JPS57131151A (en) | 1982-08-13 |
| JPH0379904B2 true JPH0379904B2 (ja) | 1991-12-20 |
Family
ID=11898182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56015775A Granted JPS57131151A (en) | 1981-02-06 | 1981-02-06 | Carrier wave reproducing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57131151A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939149A (ja) * | 1982-08-28 | 1984-03-03 | Nec Corp | 多値直交振幅復調器 |
| JPS6156555A (ja) * | 1984-08-27 | 1986-03-22 | Nec Corp | 復調装置 |
| US4703282A (en) | 1985-06-29 | 1987-10-27 | Nec Corporation | Digital demodulation system |
| JPS6210950A (ja) * | 1985-07-08 | 1987-01-19 | Nec Corp | デイジタル無線通信方式 |
| US4726043A (en) * | 1986-11-28 | 1988-02-16 | American Telephone And Telegraph Company | Data decision-directed timing and carrier recovery circuits |
| JPS63310252A (ja) * | 1987-06-12 | 1988-12-19 | Fujitsu Ltd | 搬送波再生回路 |
| JP2513318B2 (ja) * | 1989-06-30 | 1996-07-03 | 日本電気株式会社 | 搬送波再生回路 |
| US5134634A (en) * | 1989-08-31 | 1992-07-28 | Nec Corporation | Multilevel quadrature amplitude demodulator capable of compensating for a quadrature phase deviation of a carrier signal pair |
| JP2540982B2 (ja) * | 1990-04-26 | 1996-10-09 | 日本電気株式会社 | ディジタル復調装置 |
| JP2771365B2 (ja) * | 1991-09-30 | 1998-07-02 | 福島日本電気株式会社 | 搬送波再生回路 |
| JP3794412B2 (ja) | 2002-03-11 | 2006-07-05 | 松下電器産業株式会社 | 搬送波再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134563A (en) * | 1979-04-05 | 1980-10-20 | Nec Corp | Offset qpsk phase difference detector |
-
1981
- 1981-02-06 JP JP56015775A patent/JPS57131151A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57131151A (en) | 1982-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238822B1 (en) | Composite qam-psk transmission system | |
| GB2348345A (en) | Demodulator eliminates quadrature error | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| JPH0379904B2 (ja) | ||
| JPH11331300A (ja) | 復調装置 | |
| JPS59169256A (ja) | 自動利得制御回路 | |
| JP3691936B2 (ja) | 多値直交振幅変調装置及び多値直交振幅変調方法 | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| JP2000049882A (ja) | クロック同期回路 | |
| US4544894A (en) | DC Voltage control circuits | |
| US6483883B1 (en) | Automatic gain control type demodulation apparatus having single automatic gain control circuit | |
| US6707863B1 (en) | Baseband signal carrier recovery of a suppressed carrier modulation signal | |
| CA1273069A (en) | Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator | |
| US20050111601A1 (en) | Apparatus and method for synchronizing a circuit during reception of a modulated signal | |
| JPS58698B2 (ja) | 位相同期回路 | |
| JP3278669B2 (ja) | 受信機の復調装置 | |
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JP2996167B2 (ja) | 自動周波数制御装置 | |
| JPH04165737A (ja) | 搬送波同期回路 | |
| JPS6342992B2 (ja) | ||
| JPS6239943A (ja) | 搬送波同期回路 | |
| JP4053972B2 (ja) | 無線通信装置とその直交振幅復調回路 | |
| JPH05316157A (ja) | Ｑｐｓｋ復調器 | |
| JP3613344B2 (ja) | 準同期検波復調回路 | |
| JP3332042B2 (ja) | 搬送波位相誤差検出方法および回路 |