JPH04165737A - 搬送波同期回路 - Google Patents
搬送波同期回路Info
- Publication number
- JPH04165737A JPH04165737A JP2291600A JP29160090A JPH04165737A JP H04165737 A JPH04165737 A JP H04165737A JP 2291600 A JP2291600 A JP 2291600A JP 29160090 A JP29160090 A JP 29160090A JP H04165737 A JPH04165737 A JP H04165737A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- circuit
- carrier
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
- H04L27/3827—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、搬送波同期回路に関し、特に２Ｎ（Ｎは２以
上の整数）値直交振幅変調方式に用いられる搬送波同期
回路に間する。
上の整数）値直交振幅変調方式に用いられる搬送波同期
回路に間する。
従来のディジタル化した搬送波同期回路を用いた１６値
直交振幅変調回路を第６図のブロック図に示す、第６図
において、入力端から変調信号に入力する。一方電圧制
御発振器（以下ＶＣＯという）２５とπ／２移相器２７
とで生成されるπ／２ラジアン位相差のある２つの搬送
波信号ｒｌ。
直交振幅変調回路を第６図のブロック図に示す、第６図
において、入力端から変調信号に入力する。一方電圧制
御発振器（以下ＶＣＯという）２５とπ／２移相器２７
とで生成されるπ／２ラジアン位相差のある２つの搬送
波信号ｒｌ。
ｒ２とをそれぞれ乗算器１６．１７に入力して、同期検
波することにより、復調ベースバンド信号ｂｌ、ｂ２を
得る。このベースバンド信号ｂｌ。
波することにより、復調ベースバンド信号ｂｌ、ｂ２を
得る。このベースバンド信号ｂｌ。
ｂ２はＡ／Ｄ変換器１８．１９へ入力され、タイミング
信号であるクロックを生成するクロック再生回路２６で
再生されたクロックＰＬ、Ｐ２にて識別されて、Ａ／Ｄ
変換器１８．１９からＰｃｈのディジタル出力信号ｃｌ
、ｃ２．ｃ３．及びＱｃｈのディジタル出力信号ｄｉ、
ｄ２．ｄ３を得る。
信号であるクロックを生成するクロック再生回路２６で
再生されたクロックＰＬ、Ｐ２にて識別されて、Ａ／Ｄ
変換器１８．１９からＰｃｈのディジタル出力信号ｃｌ
、ｃ２．ｃ３．及びＱｃｈのディジタル出力信号ｄｉ、
ｄ２．ｄ３を得る。
このＡ／Ｄ変換器１８．１９の動作を第４図のアナログ
信号レベルｂｌ、ｂ２をディジタル出力信号ｘ１〜Ｘ４
に変換するチャートの説明図、ならびに第５図の一般的
な１６値直交振幅変調信号の配置説明図を参照して説明
する。第５図に示すように、１６値の各信号点はそれぞ
れ識別レベル点においてＰｃｈ側はＰ１〜Ｐ４、Ｑｃｈ
側はＱ１〜Ｑ４の領域に分けられ、さらに各領域はそれ
ぞれ信号点を中心として上下および左右にＰＩＡ、ＰＩ
Ｂ領域、ＱＩＡ、ＱＩＢ領域に分けられる。今、伝送さ
れて来た信号点が、例えばＰｌ。
信号レベルｂｌ、ｂ２をディジタル出力信号ｘ１〜Ｘ４
に変換するチャートの説明図、ならびに第５図の一般的
な１６値直交振幅変調信号の配置説明図を参照して説明
する。第５図に示すように、１６値の各信号点はそれぞ
れ識別レベル点においてＰｃｈ側はＰ１〜Ｐ４、Ｑｃｈ
側はＱ１〜Ｑ４の領域に分けられ、さらに各領域はそれ
ぞれ信号点を中心として上下および左右にＰＩＡ、ＰＩ
Ｂ領域、ＱＩＡ、ＱＩＢ領域に分けられる。今、伝送さ
れて来た信号点が、例えばＰｌ。
Ｑｌの領域内のうちのＰＩＡ、ＱＩＢの領域に位置した
場合には、第４図のチャートからディジタル出力信号ｃ
ｌ、ｃ２．ｃ３は１，１，１、ｄｉ、ｄ２．ｄ３は１，
１．Ｏが出力される。ここでディジタル出力信号ｃ１は
、同相成分信号（Ｐｃｈ）の第１ビツト（ＭＳＢ）を表
わし、第２ビツトの０２と共に４値の復調ベースバンド
信号ｂ１のＰｃｈとしての識別結果のＰｃｈ出力信号Ｗ
ｐとなる（第６図参照）。Ｃ３はＰｃｈの第３ビツトで
直値の信号点からのずれである振幅誤差信号を表わす、
ｄｌは直交成分（Ｑｃｈ）の第１ビツト（ＭＳＢ）を表
わし、第２ビツトのｄ２と共に４値の復調ベースバンド
信号ｂ２の識別結果のＱｃｈ出力信号Ｗ、どなる（第６
図参照）。
場合には、第４図のチャートからディジタル出力信号ｃ
ｌ、ｃ２．ｃ３は１，１，１、ｄｉ、ｄ２．ｄ３は１，
１．Ｏが出力される。ここでディジタル出力信号ｃ１は
、同相成分信号（Ｐｃｈ）の第１ビツト（ＭＳＢ）を表
わし、第２ビツトの０２と共に４値の復調ベースバンド
信号ｂ１のＰｃｈとしての識別結果のＰｃｈ出力信号Ｗ
ｐとなる（第６図参照）。Ｃ３はＰｃｈの第３ビツトで
直値の信号点からのずれである振幅誤差信号を表わす、
ｄｌは直交成分（Ｑｃｈ）の第１ビツト（ＭＳＢ）を表
わし、第２ビツトのｄ２と共に４値の復調ベースバンド
信号ｂ２の識別結果のＱｃｈ出力信号Ｗ、どなる（第６
図参照）。
ｄ３はＱｃｈの第３ビツトで直値の信号点からのずれで
ある振幅誤差信号を表わす、ここで搬送波同期回路の同
期の動作は、ディジタル信号ｃｌ。
ある振幅誤差信号を表わす、ここで搬送波同期回路の同
期の動作は、ディジタル信号ｃｌ。
ｄ３．ｄｉ、ｃ３を用いて搬送波を同期させる。
排他的論理和２０．２１はＰｃｈの第１ビツトｃ１とＱ
ｃｈの誤差信号ｄ３およびＱｃｈの第１ビツトｃ１とＰ
ｃｈの誤差信号ｄ３とでそれぞれ排他的論理和をとり、
その結果を減算器２２によって、それぞれの差をとるこ
とより、位相制御信号μを得ることができる。第４図に
より補足説明すると、伝送されて来た信号点が例えばＰ
ＩＡ。
ｃｈの誤差信号ｄ３およびＱｃｈの第１ビツトｃ１とＰ
ｃｈの誤差信号ｄ３とでそれぞれ排他的論理和をとり、
その結果を減算器２２によって、それぞれの差をとるこ
とより、位相制御信号μを得ることができる。第４図に
より補足説明すると、伝送されて来た信号点が例えばＰ
ＩＡ。
ＱＩＢの領域にあった場合には、直値からのずれは振幅
誤差信号ｃｌ＝１．ｄ３＝ｏおよびｄｌ＝１、ｃ３＝１
により特定されＰＩＡ、ＱＩＢの領域にずれて存在する
ことがわかる。
誤差信号ｃｌ＝１．ｄ３＝ｏおよびｄｌ＝１、ｃ３＝１
により特定されＰＩＡ、ＱＩＢの領域にずれて存在する
ことがわかる。
なお、第４図のディジタル出力Ｘ４．（ｃ４゜ｄ４）は
本発明の説明のために追記したもので従来例では存在し
ない。
本発明の説明のために追記したもので従来例では存在し
ない。
前述の説明にもどると、第６図における位相制御信号μ
は、フリップフロップ２３に入力され、再生クロックＰ
３によりリタイミングされた信号ｑ１となり、さらに、
ループフィルタ２４により雑音成分を除去された位相制
御信号ｑ２となって、電圧制御発振器２５を制御して搬
送波同期信号を位相引き込み方向に制御していた。
は、フリップフロップ２３に入力され、再生クロックＰ
３によりリタイミングされた信号ｑ１となり、さらに、
ループフィルタ２４により雑音成分を除去された位相制
御信号ｑ２となって、電圧制御発振器２５を制御して搬
送波同期信号を位相引き込み方向に制御していた。
上述した従来の直交振幅変調回路に使用される搬送波同
期回路は、信号点の直値からのずれを識別した結果のデ
ィジタル信号より搬送波位相制御信号を作成している。
期回路は、信号点の直値からのずれを識別した結果のデ
ィジタル信号より搬送波位相制御信号を作成している。
したがって位相誤差が大きくなり、直交した位相検波面
、すなわち、信号点からのずれの距離が等しくない信号
により搬送波位相制御信号が生成されると、制御を誤っ
たり、また、搬送波同期がはずれて復調信号が正しく識
別されず、特に識別結果のディジタル信号の誤りが大き
くなった場合などには、ループ利得が低下し、搬送波位
相制御電圧が低下して同期引き込み範囲を減少させると
いう欠点がある。
、すなわち、信号点からのずれの距離が等しくない信号
により搬送波位相制御信号が生成されると、制御を誤っ
たり、また、搬送波同期がはずれて復調信号が正しく識
別されず、特に識別結果のディジタル信号の誤りが大き
くなった場合などには、ループ利得が低下し、搬送波位
相制御電圧が低下して同期引き込み範囲を減少させると
いう欠点がある。
本発明の目的は、伝送されて来た信号点の実在する領域
をさらに細かく限定し、かつ、所定の限定された領域内
にある場合のみ、正規の位相制御ループを形成する搬送
波同期回路を提供することにある。
をさらに細かく限定し、かつ、所定の限定された領域内
にある場合のみ、正規の位相制御ループを形成する搬送
波同期回路を提供することにある。
本発明の搬送波同期回路は、多値直交振幅変調方式に使
用されるディジタル化した搬送波同期回路において、各
信号点の識別レベル内の領域をＮ（Ｎは２以上の偶数）
個の副領域に分割し、前記副領域に対応するアナログレ
ベル信号をディジタル信号に変換するＰチャンネルおよ
びＱチャンネル用Ａ／Ｄ変換器と、前記それぞれのＡ／
Ｄ変換器のディジタル出力信号を入力し、Ｐチャンネル
、Ｑチャンネルの直交軸に対して対角線上の信号点が属
するＮ／２個の領域内における信号点を特徴とする特定
の副領域のみを識別して検出信号を出力するロジック回
路と、当該搬送波同期回路に含まれる電圧制御発振器の
同期状態を判定する同期判定回路と、前記ロジック回路
が出力する前記検出信号と前記同期判定回路が非同期を
判定する判定信号とを入力した場合に前記電圧制御発振
器に対する帰還ループを形成する論理回路とを有する。
用されるディジタル化した搬送波同期回路において、各
信号点の識別レベル内の領域をＮ（Ｎは２以上の偶数）
個の副領域に分割し、前記副領域に対応するアナログレ
ベル信号をディジタル信号に変換するＰチャンネルおよ
びＱチャンネル用Ａ／Ｄ変換器と、前記それぞれのＡ／
Ｄ変換器のディジタル出力信号を入力し、Ｐチャンネル
、Ｑチャンネルの直交軸に対して対角線上の信号点が属
するＮ／２個の領域内における信号点を特徴とする特定
の副領域のみを識別して検出信号を出力するロジック回
路と、当該搬送波同期回路に含まれる電圧制御発振器の
同期状態を判定する同期判定回路と、前記ロジック回路
が出力する前記検出信号と前記同期判定回路が非同期を
判定する判定信号とを入力した場合に前記電圧制御発振
器に対する帰還ループを形成する論理回路とを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明によるディジタル化した搬送波同期回路
を用いた１６値直交振幅変調回路の一実施例を示すブロ
ック図である。第１図において第６図の従来例と同一の
符号の回路は同一の構成と機能を有する。すなわち、本
発明の実施例ではロジック回路１、同期判定回路２、論
理積回路３、論理和回路４を追加し、Ａ／Ｄ変換回路１
８Ａ。
を用いた１６値直交振幅変調回路の一実施例を示すブロ
ック図である。第１図において第６図の従来例と同一の
符号の回路は同一の構成と機能を有する。すなわち、本
発明の実施例ではロジック回路１、同期判定回路２、論
理積回路３、論理和回路４を追加し、Ａ／Ｄ変換回路１
８Ａ。
１９Ａを改良している。
次に本実施例の動作を説明する。本実施例では搬送波同
期がはずれている場合に、ディジタル出力信号の誤りが
大きくなり、ループ利得が低下して同期引き込み範囲を
減少させることを防ぐことにある。まず、Ａ／Ｄ変換回
路１８Ａ、１．９Ｂは、前述したアナログ信号ｂｌ、ｂ
２を入力して信号点の位置する領域区分を従来例よりさ
らに細かく分割して、それぞれ対応する領域のディジタ
ル信号を出力する。Ａ／Ｄ変換回路１８Ａ、１９Ａはこ
の新しい領域を含んで特定するためにディジタル出力信
号ｃ４．ｄ４をそれぞれ追加し、Ｐｃｈ用ディジタル出
力信号ｃ１〜ｃ４となり、Ｑｃｈ用ディジタル出力信号
ｄ１〜ｄ４となる。
期がはずれている場合に、ディジタル出力信号の誤りが
大きくなり、ループ利得が低下して同期引き込み範囲を
減少させることを防ぐことにある。まず、Ａ／Ｄ変換回
路１８Ａ、１．９Ｂは、前述したアナログ信号ｂｌ、ｂ
２を入力して信号点の位置する領域区分を従来例よりさ
らに細かく分割して、それぞれ対応する領域のディジタ
ル信号を出力する。Ａ／Ｄ変換回路１８Ａ、１９Ａはこ
の新しい領域を含んで特定するためにディジタル出力信
号ｃ４．ｄ４をそれぞれ追加し、Ｐｃｈ用ディジタル出
力信号ｃ１〜ｃ４となり、Ｑｃｈ用ディジタル出力信号
ｄ１〜ｄ４となる。
ここで１６信号点の新しい領域区分を第３図の入力端の
変調入力信号にの説明図、第４図のＡ／Ｄ変換器の説明
図により説明する。第３図において、１６信号点領域の
うち対角線上に存在するハツチ線領域Ｓｌ、Ｓ２．Ｓ５
．Ｓ８を含む領域およびハツチ線領域Ｓ３．Ｓ４．Ｓ６
．Ｓ７を含む領域の合計８個と、ハツチ領域のない領域
合計８個とに分ける。さらにハツチ領域８１〜Ｓ８を含
む領域については、それぞれハツチ領域８１〜Ｓ８とハ
ツチのない外周の白い領域とに区分する。
変調入力信号にの説明図、第４図のＡ／Ｄ変換器の説明
図により説明する。第３図において、１６信号点領域の
うち対角線上に存在するハツチ線領域Ｓｌ、Ｓ２．Ｓ５
．Ｓ８を含む領域およびハツチ線領域Ｓ３．Ｓ４．Ｓ６
．Ｓ７を含む領域の合計８個と、ハツチ領域のない領域
合計８個とに分ける。さらにハツチ領域８１〜Ｓ８を含
む領域については、それぞれハツチ領域８１〜Ｓ８とハ
ツチのない外周の白い領域とに区分する。
この区分された領域は第３図のＰ１〜Ｐ４およびＱ１〜
Ｑ４の論理信号により指定することができる。
Ｑ４の論理信号により指定することができる。
ロジック回路１は対角線上に存在する８儒の領域のそれ
ぞれについて、伝送されて来た信号点がハツチ線領域内
に存在する場合には、出力信号ｅ１〈論理信号“１”）
を出力する。信号点がハツチ線領域外にある場合には、
出力信号ｅ１は出力されない。第２図はロジック回路１
の回路図であり、前述の動作を排他的論理和、論理積、
反転器の組み合わせにより実現している。なお、第３図
のＰＬ、Ｑｌが第４図のＸｌを、Ｐ２．Ｑ２がＸ２をＰ
３．Ｑ３がＸ３を、Ｐ４．Ｑ４がｘ４を表わしている０
次に同期判定回路２は電圧制御発振器２５の搬送波信号
が同期状態にあるがどうがを判定し、同期時には検出信
号ｆを“Ｏ″レベルし、非同期時には“１”レベルとす
る。論理積図＃Ｉ３は、出力信号ｅｌが′ｌ”レベル（
信号点がハツチ領域８１〜Ｓ８内にある場合）で、検出
信号ｆも“１”レベルの場合に出力信号ｅ１の“１”レ
ベルを出力する。一方、論理和回路４は再生クロックｈ
３の同期に合わせてスイッチ動作して出力信号ｅ１をパ
ルス信号ｈ４としてフリップフロップ１１に供給してい
る。すなわち、搬送波非同期時には前記８１〜Ｓ８の範
囲のみがら得た位相制御信号を前記電圧Ｍ御発振器２５
へ帰遭させている、これにより、搬送波非同期時の前記
ベースバンド信号の識別結果の誤りを低減させることが
でき、ループ利得の低下を防ぐので、搬送波同期引き込
み範囲の減少を防ぐことができる。
ぞれについて、伝送されて来た信号点がハツチ線領域内
に存在する場合には、出力信号ｅ１〈論理信号“１”）
を出力する。信号点がハツチ線領域外にある場合には、
出力信号ｅ１は出力されない。第２図はロジック回路１
の回路図であり、前述の動作を排他的論理和、論理積、
反転器の組み合わせにより実現している。なお、第３図
のＰＬ、Ｑｌが第４図のＸｌを、Ｐ２．Ｑ２がＸ２をＰ
３．Ｑ３がＸ３を、Ｐ４．Ｑ４がｘ４を表わしている０
次に同期判定回路２は電圧制御発振器２５の搬送波信号
が同期状態にあるがどうがを判定し、同期時には検出信
号ｆを“Ｏ″レベルし、非同期時には“１”レベルとす
る。論理積図＃Ｉ３は、出力信号ｅｌが′ｌ”レベル（
信号点がハツチ領域８１〜Ｓ８内にある場合）で、検出
信号ｆも“１”レベルの場合に出力信号ｅ１の“１”レ
ベルを出力する。一方、論理和回路４は再生クロックｈ
３の同期に合わせてスイッチ動作して出力信号ｅ１をパ
ルス信号ｈ４としてフリップフロップ１１に供給してい
る。すなわち、搬送波非同期時には前記８１〜Ｓ８の範
囲のみがら得た位相制御信号を前記電圧Ｍ御発振器２５
へ帰遭させている、これにより、搬送波非同期時の前記
ベースバンド信号の識別結果の誤りを低減させることが
でき、ループ利得の低下を防ぐので、搬送波同期引き込
み範囲の減少を防ぐことができる。
ただしこの場合には、対角線領域の８個の情報のみなの
で、確率的１／２で位相制御信号がホールドされるため
に、等価的なりロック周期は２倍となり、通常状態とく
らべ、ジッタ電力が約３ｄＢ劣化する。このため、所望
の信号点のみで位相を制御するのは、搬送波非同期時な
ど位相誤差が大きくなった時のみでよく、通常時には全
点制御に切り替えておく必要がある０本実施例の場合に
は搬送波非同期信号で切り替える場合を示したが、これ
は誤り率の劣化を検出した信号など他のものにおきかえ
られることは明らかである。さらに、本実施例では、１
６値直交振幅変調方式の場合についてのみ示したが、−
船釣な多値２Ｎ （Ｎ＝２．３．４・・・）値直交振幅
変調方式についても容易に実施できる。
で、確率的１／２で位相制御信号がホールドされるため
に、等価的なりロック周期は２倍となり、通常状態とく
らべ、ジッタ電力が約３ｄＢ劣化する。このため、所望
の信号点のみで位相を制御するのは、搬送波非同期時な
ど位相誤差が大きくなった時のみでよく、通常時には全
点制御に切り替えておく必要がある０本実施例の場合に
は搬送波非同期信号で切り替える場合を示したが、これ
は誤り率の劣化を検出した信号など他のものにおきかえ
られることは明らかである。さらに、本実施例では、１
６値直交振幅変調方式の場合についてのみ示したが、−
船釣な多値２Ｎ （Ｎ＝２．３．４・・・）値直交振幅
変調方式についても容易に実施できる。
以上説明したように本発明は、ディジタル化した搬送波
同期回路を備えた復調回路において、搬送波信号の同期
を判定する同期判定回路と、復調された４値ベ一スバン
ド信号を識別してＡ／Ｄ変換するＡ／Ｄ変換回路と、デ
ィジタル出力信号の誤りが大きくなったことを論理判定
するロジック回路とを備えることにより、所望の対角線
上の信号点から得た位相制御信号のみで電圧制御発振器
を制御し、所望の信号点以外から得た位相制御情報は、
確率的１／２で位相制御信号がホールドされるので、こ
のホールドされた信号に置換することができる。また、
搬送波同期がとれている通常状態では全点からの位相制
御信号を使うことによって、必要な同期引き込み範囲を
持った搬送波同期回路を実現することができる効果があ
る。
同期回路を備えた復調回路において、搬送波信号の同期
を判定する同期判定回路と、復調された４値ベ一スバン
ド信号を識別してＡ／Ｄ変換するＡ／Ｄ変換回路と、デ
ィジタル出力信号の誤りが大きくなったことを論理判定
するロジック回路とを備えることにより、所望の対角線
上の信号点から得た位相制御信号のみで電圧制御発振器
を制御し、所望の信号点以外から得た位相制御情報は、
確率的１／２で位相制御信号がホールドされるので、こ
のホールドされた信号に置換することができる。また、
搬送波同期がとれている通常状態では全点からの位相制
御信号を使うことによって、必要な同期引き込み範囲を
持った搬送波同期回路を実現することができる効果があ
る。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例の要部であるロジック回路１の回路図、第３図
は本実施例の入力端の変調信号にの説明図、第４図は本
発明および従来例を含むＡ／Ｄ変換器の動作説明図、第
５図は一般的な１６値直交振幅変調方式の信号点配置を
示す説明図、第６図は従来の搬送波同期回路のブロック
図である０、 １・・・ロジック回路、２・・・同期判定回路、３．３
３．３４・・・論理積回路、４・・・論理和回路、１１
・・・フリップフロップ、１６．１７由乗算器、１８Ａ
。 １９Ａ、１８．１９−Ａ／Ｄ変換器、２０，２１゜２８
〜３２・・・排他的論理和、２２・・・減算器、２４・
・・ループフィルタ、２５・・・電圧制御発振器、２６
・・・クロック再生回路、２７・−・π／２移相器、３
５・・・反転器。
本実施例の要部であるロジック回路１の回路図、第３図
は本実施例の入力端の変調信号にの説明図、第４図は本
発明および従来例を含むＡ／Ｄ変換器の動作説明図、第
５図は一般的な１６値直交振幅変調方式の信号点配置を
示す説明図、第６図は従来の搬送波同期回路のブロック
図である０、 １・・・ロジック回路、２・・・同期判定回路、３．３
３．３４・・・論理積回路、４・・・論理和回路、１１
・・・フリップフロップ、１６．１７由乗算器、１８Ａ
。 １９Ａ、１８．１９−Ａ／Ｄ変換器、２０，２１゜２８
〜３２・・・排他的論理和、２２・・・減算器、２４・
・・ループフィルタ、２５・・・電圧制御発振器、２６
・・・クロック再生回路、２７・−・π／２移相器、３
５・・・反転器。
Claims (1)
- 【特許請求の範囲】 １、多値直交振幅変調方式に使用されるディジタル化し
た搬送波同期回路において、各信号点の識別レベル内の
領域をＮ（Ｎは２以上の偶数）個の副領域に分割し、前
記副領域に対応するアナログレベル信号をディジタル信
号に変換するＰチャンネルおよびＱチャンネル用Ａ／Ｄ
変換器と、前記それぞれのＡ／Ｄ変換器のディジタル出
力信号を入力し、Ｐチャンネル、Ｑチャンネルの直交軸
に対して対角線上の信号点が属するＮ／２個の領域内に
おける信号点を中心とする特定の副領域のみを識別して
検出信号を出力するロジック回路と、当該搬送波同期回
路に含まれる電圧制御発振器の同期状態を判定する同期
判定回路と、前記ロジック回路が出力する前記検出信号
と前記同期判定回路が非同期を判定する判定信号とを入
力した場合に前記電圧制御発振器に対する帰還ループを
形成する論理回路とを有することを特徴とする搬送波同
期回路。 ２、前記ロジック回路が前記対角線上の信号点が属する
領域外の領域の信号点を識別し検出するか、又は前記同
期判定回路が同期を判定する判定信号を検出した場合に
は、当該搬送波同期回路が備えている通常の帰還ループ
を形成することを特徴とする請求項１記載の搬送波同期
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291600A JP2927929B2 (ja) | 1990-10-29 | 1990-10-29 | 搬送波同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291600A JP2927929B2 (ja) | 1990-10-29 | 1990-10-29 | 搬送波同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04165737A true JPH04165737A (ja) | 1992-06-11 |
| JP2927929B2 JP2927929B2 (ja) | 1999-07-28 |
Family
ID=17771045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291600A Expired - Lifetime JP2927929B2 (ja) | 1990-10-29 | 1990-10-29 | 搬送波同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927929B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681386A3 (en) * | 1994-05-05 | 1995-11-15 | General Instrument Corporation Of Delaware | Method and apparatus for recovering a QAM carrier |
| JPH07307766A (ja) * | 1994-05-11 | 1995-11-21 | Nec Corp | 復調装置 |
| JPH0832642A (ja) * | 1994-07-13 | 1996-02-02 | Nec Corp | 搬送波同期回路 |
| JP2007537662A (ja) * | 2004-05-12 | 2007-12-20 | トムソン ライセンシング | キャリア位相不定性の補正 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134564A (en) * | 1979-04-06 | 1980-10-20 | Ricoh Co Ltd | Feedback phase lock loop controller for data communication |
| JPS61281746A (ja) * | 1985-06-07 | 1986-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 搬送波再生回路 |
| JPS6239943A (ja) * | 1985-08-15 | 1987-02-20 | Nec Corp | 搬送波同期回路 |
-
1990
- 1990-10-29 JP JP2291600A patent/JP2927929B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134564A (en) * | 1979-04-06 | 1980-10-20 | Ricoh Co Ltd | Feedback phase lock loop controller for data communication |
| JPS61281746A (ja) * | 1985-06-07 | 1986-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 搬送波再生回路 |
| JPS6239943A (ja) * | 1985-08-15 | 1987-02-20 | Nec Corp | 搬送波同期回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681386A3 (en) * | 1994-05-05 | 1995-11-15 | General Instrument Corporation Of Delaware | Method and apparatus for recovering a QAM carrier |
| KR100365383B1 (ko) * | 1994-05-05 | 2003-03-03 | 제너럴 인스트루먼트 코포레이션 | 직교진폭변조반송파를회복하기위한방법및장치 |
| JPH07307766A (ja) * | 1994-05-11 | 1995-11-21 | Nec Corp | 復調装置 |
| JPH0832642A (ja) * | 1994-07-13 | 1996-02-02 | Nec Corp | 搬送波同期回路 |
| JP2007537662A (ja) * | 2004-05-12 | 2007-12-20 | トムソン ライセンシング | キャリア位相不定性の補正 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2927929B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958360A (en) | Circuit for recovering the carrier in digital transmission systems | |
| US5789988A (en) | Clock recovery circuit for QAM demodulator | |
| CA1292525C (en) | Digital demodulation system | |
| EP0799530A2 (en) | Dual-mode fm/cdma communication system | |
| GB2295071A (en) | Coherent phase-shift keying detector | |
| US6127897A (en) | Zero-crossing detection type clock recovery circuit operated at symbol rate | |
| US4835483A (en) | QAM demodulator with rapid resynchronization function | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| US4544894A (en) | DC Voltage control circuits | |
| US4665532A (en) | Radio communication system | |
| US5448201A (en) | Clock recovery circuit in π/4 shift quadriphase PSK demodulator | |
| US4549142A (en) | Phase demodulator including variable phase shifter for controlling reference carrier | |
| JPH0379904B2 (ja) | ||
| EP0106163A2 (en) | 8-Phase phase-shift keying demodulator | |
| JP2927929B2 (ja) | 搬送波同期回路 | |
| US5528634A (en) | Trajectory directed timing recovery | |
| JP2526540B2 (ja) | 搬送波同期回路 | |
| JPS6210950A (ja) | デイジタル無線通信方式 | |
| JPH0832642A (ja) | 搬送波同期回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP2871172B2 (ja) | 復調装置 | |
| JPH0334705B2 (ja) | ||
| JP3332042B2 (ja) | 搬送波位相誤差検出方法および回路 | |
| JP2788795B2 (ja) | 搬送波再生回路 | |
| JPH03139048A (ja) | 直流ドリフト制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |