JPH0380266B2 - - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばCMOS構造のICに一定電圧
を与え、そのとき流れる電流を測定してそのIC
が正常か否かを試験することに用いることができ
る電圧印加電流測定装置に関する。

「従来技術」 CMOS構造の半導体メモリのようなICは基本
的には第２図に示すようにＰ形FETQ₁とＮ形
FETQ₂が互いに直流電源１に対して直列接続さ
れ、これら二本のFETQ₁とQ₂のゲートが共通接
続され、この共通ゲートＧに駆動信号を与えるこ
とによりFETQ₁又はQ₂の何れか一方をオンに制
御し、そのとき他方はオフに制御され、出力端子
ＭにＨ論理信号又はＬ論理信号を出力する構造と
なつている。このような一つの構造を１論理ゲー
ト素子等と呼んでいる。

この回路はFETQ₁とQ₂のオンとオフの関係を
一方から他方、他方から一方の安定状態に転換す
るときFETQ₁とQ₂が同時にオンの状態を通過す
るため第３図Ａに示すように瞬間的に大きい電流
値I_PPを持つ短絡電流が流れるが、安定した状態
ではFETQ₁又はQ₂の何れか一方を必ずオフとな
つているからその安定状態において流れるドレイ
ン電流I_DDはわずかな値I_LLとなる。よつて静止状
態における電力消費量は少なくなり、例えばメモ
リの場合バツクアツプ用電池の消耗を少なくでき
る利点が得られる。

ところでこのような構造の論理ゲート素子を集
積したIC２においてFETQ₁又はQ₂の何れか一方
又は双方のオフ抵抗が規定値より小さい値となる
ように出来上がつてしまつた場合、安定状態にお
けるドレイン電流の値I_LLが大きくなつてしまう
不郡合が生じる。

例えば第４図に示すようにFETQ₂のオフ抵抗
が規定値より小さい値Rnとなつて作られた場合、
FETQ₁がオンでFETQ₂がオフの状態では第３図
Ｂに示すように規定の電流値I_LLより大きい電流
I_MMが流れる。よつてこのような不良を具備した
FETが作られた場合はこの不良のFETがオフの
状態で待期状態に放置されると電流消費量が大き
くなり電池等の消耗が著しくなる不都合が生じ
る。

このような不良を検出するための一つの試験方
法として電圧印加電流測定装置が考えられる。こ
の電圧印加電流試験は第４図に示すように被試験
IC２の電源端子IVDDと電源１の間に電流検出用
抵抗器３を直列接続し、この電流検出用抵抗器３
の両端に発生する電圧を測定器４に取込み、その
電圧測定値から電流値を求めその電流値が規定の
範囲内の値であるか否かを判定し、良否を判定す
る試験方法である。

CMOS構造のICを電圧印加電流測定試験によ
り良否を判定する場合、測定すべき電流は第３図
に示したように微少電流値I_LLを持つ定常電流で
あるにもかかわらず、FETQ₁とQ₂の状態を切替
える時点でI_LLの数千倍〜数万倍の電流値I_PPを持
つ短絡電流が流れる。つまり短絡電流と測定すべ
き電流の比I_PP／I_LLは非常に大きな値となる。因
みにI_LL＝数10マイクロアンペア〜数ナノアンペ
ア、I_PP＝数100ミリアンペア〜数10ミリアンペア
となる。I_DDがI_PPの期間V_DD点の電圧降下を小さく
するためには平滑用コンデンサ９が必要であり、
このため短絡電流が終了した時点から電流検出抵
抗器３を流れる電流が極めて小さい定常電流の値
I_LLに安定するまでに電流検出抵抗器３と平滑用
コンデンサ９による充電時間が長く掛かる不都合
がある。つまり電流が安定するまでの時間が長く
なるとFETQ₁とQ₂の切替周期を長く採らなけれ
ばならない。この結果素子数が多いICでは試験
に要する時間が長くなる。例えば256×1000個の
論理ゲート素子を集積したICを１ミリ秒周期で
切替えて試験したとすると試験に要する時間は
256秒となる。１個のICを256秒も掛けて試験し
たのでは量産されるICを全量試験することは到
底不可能である。このため高速化が要求される。

ここで従来技術で考えられる高速化のための構
成を第５図に示す。この第５図に示す回路は演算
増幅器５の出力端子を電流検出用抵抗器３を介し
て演算増幅器５の反転入力端子に接続し、負帰還
ループを構成すると共に演算増幅器５の非反転入
力端子に電圧源７を接続し、定電圧源８を構成す
る。この定電圧源８の電圧を負荷２に供給する。
この構造により演算増幅器５は反転入力端子の電
圧が電圧源７の電圧と等しくなるように帰還動作
し、負荷２に電圧源７の電圧と等しい一定電圧
Vsを与える。負荷２は先に説明したCMOS構造
のICのように定常時は微少電流しか流れずに、
動作速度に比例した周期で大きなパルス状の電流
が流れる回路構造を持つものとする。

負荷２の近くに平滑用コンデンサ９を接続す
る。この平滑用コンデンサ９は負荷２にパルス状
の大電流が流れるとき、定電圧源８の応答遅れに
よつて発生する電圧Vsの低下を補償するために
設けられる。つまり第６図Ａに示すように負荷２
にパルス状の電流が流れるとき、負荷２への電流
供給点Ｓにおける電圧Vsは第６図Ｂに示すよう
に変化する。同図において曲線Ａは平滑用コンデ
ンサ９を接続しないときの電圧変動特性、曲線Ｂ
は平滑用コンデンサ９を接続したきとの電圧変動
特性を示す。平滑用コンデンサ９を接続したとき
の電圧変動値V_P1はV_P1I_LL・ｔ／CL（I_LLは定常
時の電流値、ｔはパルス状電流のパルス幅）とな
る。

一方電流検出用抵抗器３には並列にスイツチ素
子１１と、逆並列接続された一対のダイオード１
２Ａ，１２Ｂを並列接続する。これらスイツチ素
子１１とダイオード１２Ａ，１２Ｂは負荷８にパ
ルス状電流が流れるとき、抵抗器３に大きな電圧
降下が発生しないようにするために設けられる。
従つてスイツチ素子１１は第６図Ｃに示すように
パルス状電流が流れる期間ｔを含む期間Ｍの間オ
ンに制御される。スイツチ素子１１は高速応答が
可能でかつオン、オフ制御信号が回路に漏れな
く、リーク電流の小さいものが好ましいため一般
にFETが用いられる。

電流検出用抵抗器３には更に位相補償用コンデ
ンサ１３が並列に接続される。この位相補償用コ
ンデンサ１３を接続したことにより演算増幅器５
の位相回転量を補償し、不安定動作の防止とSN
比の向上を達している。

「発明が解決しようとする問題点」 ところで上述した回路構造によれば定電圧源８
は帰還ループを具備して帰還動作するものである
から出力インピーダンスが低くなり、また平滑用
コンデンサ９によつて負荷２に与えられる電圧の
低下を阻止する構造となつているため、かなり高
い周波数のパルス状電流を供給することができ
る。然し乍らパルス状電流の繰返し周波数を高め
ていくに従つてパルス状電流の終了から電流が定
常状態に戻るまでの時間を短くしなければならな
い問題が生じる。つまりここでは定常状態におけ
る電流値I_LLを測定することを目的とするもので
あるから、パルス状電流が終了した時点から定常
電流が流れる状態に戻つた時点で定常状態の電流
を測定器４において測定しなければならない。従
つてパルス状電流の終了から定常電流に戻るまで
の時間によつてパルス状電流を流し得る上限周波
数が決まる。

第５図に示した回路ではパルス状電流が終了し
た時点から電流が安定するまでの時間が比較的長
く掛かる欠点がある。その理由由を以下に説明す
る。

第７図に第５図に示す回路の各部の電圧電流波
形を示す。第７図Ａは負荷２に流れる負荷電流、
第７図Ｂは平滑用コンデンサ９の充放電電流を示
す。つまりこの例では−I_CLを放電電流、＋I_CLを充
電電流とする。

負荷２にパルス状電流が流れ始めると平滑用コ
ンデンサ９は放電電流−I_CLを放出し、負荷２へ
供給する電圧Vs（第７図Ｄ）の低下を阻止するよ
うに動作する。スイツチ素子１１はパルス状電流
が流れ始めるタイミングより前にオンにされてい
る。パルス状電流が断になると負荷電流I_Lは直ち
に定常電流I_LLに戻る。

ところでパルス状電流が流れるとき、このパル
ス状電流は電流検出用抵抗器３と、ダイオード１
２Ａと、スイツチ素子１１と位相補償用コンデン
サ１３とから成る並列回路を通じて流れる。ダイ
オード１２Ａ及びスイツチ素子１１はオン抵抗が
存在する。つまり電流検出用抵抗器３の両端間を
完全にシヨート状態にすることはできない。この
ため位相補償用コンデンサ１３にはダイオード１
２Ａ及びスイツチ素子１１のオン抵抗に発生する
電圧が充電される。この充電電流は出力インピー
ダンスが低い演算増幅器５から与えられるためそ
の充電時定数は極めて小さくコンデンサ１３の両
端に発生する電圧V_Cは第７図Ｅに示すように短
い時間で所定の電圧V_C1に達する。

これに対し、パルス状電流が断になると位相補
償用コンデンサ１３に掛かる電圧は電流検出用抵
抗器３に流れる定常電流によつて発生する電圧と
なる。この電圧はコンデンサ１３に充電された電
圧V_C1と比較すると非常に小さい値となる。この
結果コンデンサ１３に充電された電荷はスイツチ
素子１１とダイオード１２Ａと抵抗器３とから成
る並列回路を通じて放電される。コンデンサ１３
の充電電圧V_C1がダイオード１２Ａを導通させる
に充分な電圧値を持つときはダイオード１２Ａを
通じて放電するが電圧の低下に伴つてダイオード
１２Ａは漸次オン抵抗が大となりオフになる。結
局ダイオード１２Ａがオフになつた後はスイツチ
素子１１と抵抗器３を通じて放電が行われる。ス
イツチ素子１１のオン抵抗値をR_ON、抵抗器３の
抵抗値をR_Mとし、その大小関係がR_ON≪R_Mであ
つたとするとパルス状電流が立下がつた時点から
スイツチ素子１１がオフになるまでの期間Ttに
おける放電時定数はコンデンサ１３の容量値C_M
とスイツチ素子１１のオン抵抗値R_ONで決まる値
C_M×R_Mとなる。この時定数はスイツチ素子１１
のオン抵抗が例えば100Ω程度とすれば充電時の
立上り時定数より大きい値になる。

更に期間Tt後にスイツチ素子１１がオフにな
ると、コンデンサ１３の放電路は抵抗器３だけと
なる。抵抗器３の抵抗値R_Mを100KΩに選定した
とするとその時定数はスイツチ素子１１がオンの
状態における時定数の1000倍の値となる。よつて
コンデンサ１３の電圧は第７図Ｅに期間T_sに示
すように非常にゆつくりとした速度で低下してい
くこととなる。

コンデンサ１３の放電電流が抵抗器３に流れて
いる状態で抵抗器３に発生している電圧を測定回
路４において測定し、抵抗器３に流れている電流
値を測定したとすると負荷２に流れる定常電流を
正確に測定したとは言えない。

このためコンデンサ１３の放電時間を短くする
ことが要求される。コンデンサ１３の放電時間を
短くするためにはコンデンサ１３の容量値C_Mを
小さくするか、又は電流検出用抵抗器３の抵抗値
R_Mを小さく選定するかの何れか一方、又は双方
を小さくすること、或いはスイツチ素子１１のオ
ン抵抗値R_ONを充分小さくすることで実現でき
る。

然し乍ら電流検出用抵抗器３の抵抗値R_Mの値
は微少電流を電圧として取出す条件を満たすため
には小さくすることはできない。

またスイツチ素子１１のオン抵抗値R_ONはスイ
ツチ素子１１としてリーク電流が小さく、オンオ
フ制御信号が回路に漏れないようなFETを利用
する限りにおいてはそのオン抵抗は数Ω〜数十Ω
程度が下限でありこれ以上小さいオン抵抗のスイ
ツチ素子を求めることはできない。

このような理由から最終的にコンデンサ１３の
放電時定数を小さくするためにはコンデンサ１３
の容量値を小さく選定する方法でしか解決するこ
とはできない。然し乍らコンデンサ１３の容量値
C_Mを小さく選定すると定電圧源８を構成する閉
ループの安定性が悪くなり負荷２に流れるパルス
状電流の繰返し周波数を高くした場合定電圧源８
が発振したりする不安定な状態となる。

負荷２が予め一定条件で動作するものと規定さ
れる場合はその条件下で安定に動作するようにコ
ンデンサ１３の容量、平滑用コンデンサ９の容
量、演算増幅器の周波数特性等を適当に設定する
ことはできる。然し乍ら汎用試験器として動作さ
せるには負荷の条件が変わることを想定し、可及
的に広い範囲特に負荷の駆動周波数の変化に対し
て安定に動作するように作らなければならない。

換言すれば負荷２には先に説明したようにパル
ス状の電流が流れるためパルス状の電流が流れる
とき供給電圧の低下を低く抑えるためには比較的
大きい容量値を持つ平滑用コンデンサ９がどうし
ても必要となる。

負荷２に対して大きい容量値を持つ平滑用コン
デンサ９が並列接続されたとき、定電圧源８から
負荷２側を見た場合、大凡、容量性負荷として見
える。容量性負荷を接続した状態において定電圧
源８を正常に動作させるために或る程度の容量を
持つ位相補償用コンデンサ１３が必要となる。こ
の状態で試験に要する時間を短くするためにパル
ス状に流れる電流の周波数を高めていくと負荷と
なる平滑用コンデンサ９のインピーダンスは徐々
に小さくなつていく傾向となる。

この結果、パルス状に流れる電流の周波数が或
周波数以上になると負荷が限りなく容量性に近ず
き、定電圧源８の出力電圧の位相は90゜遅れ位相
に近ずく、このため定電圧源８を構成する演算増
幅器５の帰還回路は位相補償用コンデンサ１３が
存在するにも関わらず正帰還状態に近ずき、つい
には発振状態に陥る。

この発振状態を停止させ安定に動作させるため
には位相補償用コンデンサ１３の容量を大きくす
れば解消されるが、コンデンサ１３の容量を大き
くして解決したとすると、コンデンサ１３と抵抗
器３との時定数が大きくなり、これにより先に説
明したように高速測定が阻害される。

「問題点を解決するための手段」 この発明では定電圧源の出力端子と平滑用コン
デンサを含む負荷との間に減結合用抵抗器を直列
に挿入する構成としたものである。

このように減結合用抵抗器を定電圧源８と負荷
との間に直列に挿入したことにより定電圧源８か
ら負荷を見たとき減結合用抵抗器が負荷と直列接
続されて見える。この結果、平滑用コンデンサの
インピーダンスがパルス状電流の繰り返し周波数
の変更によつて小さくなつても、減結合用抵抗器
の抵抗成分が存在するから負荷側のインピーダン
スは限りなく容量性に近ずくことはなく、定電圧
源８の出力電圧の位相が90゜遅れ位相に近ずくこ
とはない。

よつて負荷に流れるパルス状電流の繰り返し周
波数が従来の上限値より高くなつても定電圧源８
の動作が不安定な状態に陥るおそれがない。つま
り、定電圧源８の負荷が限りなく容量性に近ずく
ことになる影響が軽減されるから位相補償用コン
デンサの容量値を小さく設定したまま定電圧源８
を定常に動作させることができる。

位相補償用コンデンサの容量値を小さくできる
ことからパルス状電流の立下りから比較的短時間
の間に位相補償用コンデンサに蓄えられた電荷を
放電させることができる。この結果パルス状電流
の立下りから定常電流を測定するまでの時間を短
縮することができるため、パルス状電流の繰返し
周波数を高く設定することができ、それに伴つて
高速試験が可能となる。

「実施例」 第１図にこの発明による電圧印加電流測定装置
の一実施例を示す。第１図において第５図と対応
する部分には同一符号を付し、その重複する部分
の説明は省略するが、この発明においては定電圧
源８と負荷２及び平滑用コンデンサ９の接続点と
の間に直列に減結合用抵抗器１５を接続した構造
を特徴とするものである。

減結合用抵抗器１５は平滑用コンデンサ９の容
量値が約0.1マイクロフアラドの場合10オーム程
度となる。

「発明の作用効果」 このように減結合用抵抗器１５を設けたことに
よりパルス状電流の繰返し周波数が各種変更され
ても定電圧源８から負荷２側を見たインピーダン
スの変化量が小さくなる。特にパルス状電流の繰
返し周波数を高い周波数にした場合、平滑用コン
デンサ９のインピーダンスは限りなくゼロに近ず
くが減結合用抵抗器１５のインピーダンスは周波
数の変化に依存せずに不変であるため定電圧源８
から見た負荷インピーダンスは一定に見ることが
できる。

よつて定電圧源８は高い周波数に対しても負荷
の条件が一定に見えるようになり、この結果とし
て位相補償用コンデンサ１３の容量値を小さく選
定することができるようになるため、位相補償用
コンデンサ１３と電流検出用抵抗器３との時定数
を小さくすることができる。よつてパルス状電流
の立下りから位相補償用コンデンサ１３の電荷が
放電されるまでの時間を短くすることができ、高
速度の試験を実行できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を説明するための
接続図、第２図は電圧印加電流測定試験を行う被
試験対象の一例を説明するための接続図、第３図
は被試験対象に流れる電流波形を示す波形図、第
４図は第２図で説明した被試験対象に流れる電流
を測定する構成を説明する接続図、第５図は従来
の電圧印加電流測定装置を説明するための接続
図、第６図及び第７図は第５図の動作を説明する
ための波形図である。 ２：負荷、３：電流検出用抵抗器、４：電流測
定器、５：演算増幅器、７：電圧源、８：定電圧
源、９：平滑用コンデンサ、１１：スイツチ素
子、１２Ａ，１２Ｂ：ダイオード、１５：減結合
用抵抗器。

Claims (1)

1. 【特許請求の範囲】 １ Ａ 周期的に大きな値の負荷電流を消費する
   負荷に対して一定電圧を与えるように帰還回路
   を具備した定電圧源と、 Ｂ この定電圧源から上記負荷に流れる電流を測
   定するための電流検出用抵抗器と、 Ｃ この電流検出用抵抗器に並列接続され上記定
   電圧源を流れる負荷電流によつて定電圧源が不
   安定動作となることを阻止する位相調整用コン
   デンサと、 Ｄ 上記負荷に並列接続され負荷電流の変動に対
   して負荷に与える電圧を安定化する平滑用コン
   デンサと、 Ｅ 上記電流検出用抵抗器の両端を大きな負荷電
   流が流れる期間中短絡するためのスイツチ素子
   と、 Ｆ 上記定電圧源の出力端子と上記負荷及び平滑
   用コンデンサの接続点の間に直列に挿入した減
   結合用抵抗器と、 から成る電圧印加電流測定装置。