JPH10293154A - 半導体試験装置用バイアス電源回路 - Google Patents
半導体試験装置用バイアス電源回路Info
- Publication number
- JPH10293154A JPH10293154A JP9116297A JP11629797A JPH10293154A JP H10293154 A JPH10293154 A JP H10293154A JP 9116297 A JP9116297 A JP 9116297A JP 11629797 A JP11629797 A JP 11629797A JP H10293154 A JPH10293154 A JP H10293154A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- capacitor
- amplifier
- bias power
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- 238000001514 detection method Methods 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 被測定デバイス１２の交流試験時に大容量の
低周波用電解コンデンサを接続しても、バイアス電源の
レベル変動時にリンギングや発振が発生しない半導体試
験装置用バイアス電源回路を提供すること。 【解決手段】 被測定デバイス１２の交流試験時にスイ
ッチ１１をオンにして被測定デバイス１２に高周波用バ
イパスコンデンサ９に加えて低周波用電解コンデンサ１
０を接続するとともに、スイッチ８をオンにして増幅器
１の出力端と反転入力端間に接続されている位相補償用
コンデンサ６に加えて位相補償用コンデンサ７を接続
し、位相補償用コンデンサ６と位相補償用コンデンサ７
との合成容量値が高周波用バイパスコンデンサ９と低周
波用電解コンデンサ１０との接続条件時に最適となるよ
うにして、バイアス電源レベル変動時にリンギングまた
は発振の発生を抑制する。
低周波用電解コンデンサを接続しても、バイアス電源の
レベル変動時にリンギングや発振が発生しない半導体試
験装置用バイアス電源回路を提供すること。 【解決手段】 被測定デバイス１２の交流試験時にスイ
ッチ１１をオンにして被測定デバイス１２に高周波用バ
イパスコンデンサ９に加えて低周波用電解コンデンサ１
０を接続するとともに、スイッチ８をオンにして増幅器
１の出力端と反転入力端間に接続されている位相補償用
コンデンサ６に加えて位相補償用コンデンサ７を接続
し、位相補償用コンデンサ６と位相補償用コンデンサ７
との合成容量値が高周波用バイパスコンデンサ９と低周
波用電解コンデンサ１０との接続条件時に最適となるよ
うにして、バイアス電源レベル変動時にリンギングまた
は発振の発生を抑制する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣテスタによ
り大負荷電流をとるような被測定デバイス（以下、ＤＵ
Ｔという）の直流試験時と交流試験時とでＤＵＴに電源
電流を供給する増幅器の出力端側に接続されている容量
負荷が変化しても、ＩＣテスタのバイアス電源レベルの
変動時にリンギングや発振の発生を抑制する半導体試験
装置用バイアス電源回路に関する。
り大負荷電流をとるような被測定デバイス（以下、ＤＵ
Ｔという）の直流試験時と交流試験時とでＤＵＴに電源
電流を供給する増幅器の出力端側に接続されている容量
負荷が変化しても、ＩＣテスタのバイアス電源レベルの
変動時にリンギングや発振の発生を抑制する半導体試験
装置用バイアス電源回路に関する。
【０００２】
【従来の技術】ＩＣテスタで被試験デバイスの直流試験
や交流試験を行う場合に、半導体試験用バイアス電源回
路が使用されており、この半導体試験用バイアス電源回
路はＩＣテスタからＤＵＴに電源電流を供給するための
増幅器の出力端をＤＵＴの電源ピンに接続し、ＩＣテス
タのバイアス電源レベルを安定させるために、この電源
ピンに高周波用バイパスコンデンサと、低周波用コンデ
ンサとして大容量の電解コンデンサとが接続されてい
る。
や交流試験を行う場合に、半導体試験用バイアス電源回
路が使用されており、この半導体試験用バイアス電源回
路はＩＣテスタからＤＵＴに電源電流を供給するための
増幅器の出力端をＤＵＴの電源ピンに接続し、ＩＣテス
タのバイアス電源レベルを安定させるために、この電源
ピンに高周波用バイパスコンデンサと、低周波用コンデ
ンサとして大容量の電解コンデンサとが接続されてい
る。
【０００３】しかし、ＤＵＴの直流試験を行う場合に
は、より高精度に試験を行う必要があり、リーク電流の
多い電解コンデンサを電源ピンから切り離すために、電
解コンデンサと電源ピンとの間にスイッチを挿入し、こ
のスイッチをオフにすることにより電解コンデンサを電
源ピンから切り離すようにしている。
は、より高精度に試験を行う必要があり、リーク電流の
多い電解コンデンサを電源ピンから切り離すために、電
解コンデンサと電源ピンとの間にスイッチを挿入し、こ
のスイッチをオフにすることにより電解コンデンサを電
源ピンから切り離すようにしている。
【０００４】また、電源レベルの変動時のリンギングま
たは発振を防止するために、増幅器の出力端と反転入力
端（ＩＣテスタからの電源入力端）との間には、位相補
償用コンデンサを接続している。
たは発振を防止するために、増幅器の出力端と反転入力
端（ＩＣテスタからの電源入力端）との間には、位相補
償用コンデンサを接続している。
【０００５】図２は従来の半導体試験用バイアス電源回
路の構成を示す回路図である。図２で、増幅器１はＤＵ
Ｔ１２に図示しないＩＣテスタから電源電流を供給する
ためのものであり、その反転入力端は、入力抵抗３を介
して入力端子２に接続されている。入力端子２はＩＣテ
スタからの電源電圧を増幅器１に供給するための入力端
子である。増幅器１の出力端は電流検出抵抗５を介して
ＤＵＴ１２の電源ピン１２ａに接続されている。
路の構成を示す回路図である。図２で、増幅器１はＤＵ
Ｔ１２に図示しないＩＣテスタから電源電流を供給する
ためのものであり、その反転入力端は、入力抵抗３を介
して入力端子２に接続されている。入力端子２はＩＣテ
スタからの電源電圧を増幅器１に供給するための入力端
子である。増幅器１の出力端は電流検出抵抗５を介して
ＤＵＴ１２の電源ピン１２ａに接続されている。
【０００６】電源ピン１２ａと増幅器１の反転入力端と
の間には、帰還抵抗４が接続されている。電源ピン１２
ａとアース間には、ＩＣテスタのバイアス電源レベルを
安定させるための高周波用バイアスコンデンサ９が接続
されているとともに、スイッチ１１と大容量の低周波用
電解コンデンサ１０との直列回路が接続されている。さ
らに、増幅器１の反転入力端と出力端との間には、位相
補償用コンデンサ６が接続されている。
の間には、帰還抵抗４が接続されている。電源ピン１２
ａとアース間には、ＩＣテスタのバイアス電源レベルを
安定させるための高周波用バイアスコンデンサ９が接続
されているとともに、スイッチ１１と大容量の低周波用
電解コンデンサ１０との直列回路が接続されている。さ
らに、増幅器１の反転入力端と出力端との間には、位相
補償用コンデンサ６が接続されている。
【０００７】次に、図２の半導体試験用バイアス電源回
路の動作について、まずＤＵＴ１２の直流試験を行う場
合から説明する。直流試験時には、ＩＣテスタから入力
端子２と入力抵抗３を経て増幅器１の反転入力端に電源
電圧を供給することにより、増幅器１から電流検出抵抗
５を通してＤＵＴ１２の電源ピン１２ａに電源電流を供
給する。
路の動作について、まずＤＵＴ１２の直流試験を行う場
合から説明する。直流試験時には、ＩＣテスタから入力
端子２と入力抵抗３を経て増幅器１の反転入力端に電源
電圧を供給することにより、増幅器１から電流検出抵抗
５を通してＤＵＴ１２の電源ピン１２ａに電源電流を供
給する。
【０００８】このときの電源電流が電流検出抵抗５に流
れ、その両端間に電圧降下が生じ、両端間の電位差を測
定しているが、このとき、リーク電流をなくして高精度
な測定を行うために、スイッチ１１をオフにしておき、
低周波用電解コンデンサ１０が非接続状態にしておく。
これにより、低周波用電解コンデンサ１０に電流が流れ
なくなり、高精度な電源電流が測定できる。
れ、その両端間に電圧降下が生じ、両端間の電位差を測
定しているが、このとき、リーク電流をなくして高精度
な測定を行うために、スイッチ１１をオフにしておき、
低周波用電解コンデンサ１０が非接続状態にしておく。
これにより、低周波用電解コンデンサ１０に電流が流れ
なくなり、高精度な電源電流が測定できる。
【０００９】次に、ＤＵＴ１２の交流試験を行う場合に
は、ＤＵＴ１２の負荷電流によるＩＣテスタのバイアス
電源のレベル変動を抑制するたに、今度はスイッチ１１
をオンにして低周波用電解コンデンサ１０を電源ピン１
２ａに接続しておく。この状態でＩＣテスタから電源電
圧を入力端子２、入力抵抗３を経て増幅器１に供給し、
さらに増幅器１から電流検出抵抗５を通してＤＵＴ１２
の電源ピン１２ａに電源電流を供給する。
は、ＤＵＴ１２の負荷電流によるＩＣテスタのバイアス
電源のレベル変動を抑制するたに、今度はスイッチ１１
をオンにして低周波用電解コンデンサ１０を電源ピン１
２ａに接続しておく。この状態でＩＣテスタから電源電
圧を入力端子２、入力抵抗３を経て増幅器１に供給し、
さらに増幅器１から電流検出抵抗５を通してＤＵＴ１２
の電源ピン１２ａに電源電流を供給する。
【００１０】この際、電源ピン１２ａとアース間には低
周波用電解コンデンサ１０と高周波用バイパスコンデン
サ９との合成容量が接続されたことになり、ＤＵＴ１２
の負荷電流によるＩＣテスタのバイアス電源のレベル変
動が抑制されることになる。
周波用電解コンデンサ１０と高周波用バイパスコンデン
サ９との合成容量が接続されたことになり、ＤＵＴ１２
の負荷電流によるＩＣテスタのバイアス電源のレベル変
動が抑制されることになる。
【００１１】
【発明が解決しようとする課題】しかし、図２に示すよ
うな従来の半導体試験用バイアス電源回路では、増幅器
１の出力端と反転入力端との間に接続されている位相補
償用コンデンサ６は高周波用バイパスコンデンサ９の容
量接続時に適切な値となるように選定されているので、
ＤＵＴ１２の交流試験時の低周波用電解コンデンサ１０
のような大容量負荷が接続されたときには、バイアス電
源レベルの変動時にリンギングまたは発振が発生すると
いう課題があった。
うな従来の半導体試験用バイアス電源回路では、増幅器
１の出力端と反転入力端との間に接続されている位相補
償用コンデンサ６は高周波用バイパスコンデンサ９の容
量接続時に適切な値となるように選定されているので、
ＤＵＴ１２の交流試験時の低周波用電解コンデンサ１０
のような大容量負荷が接続されたときには、バイアス電
源レベルの変動時にリンギングまたは発振が発生すると
いう課題があった。
【００１２】この発明は、ＤＵＴの交流試験時に大容量
の低周波用電解コンデンサをＤＵＴの電源ピンに接続し
ても、バイアス電源レベルの変動時にリンギングまたは
発振が発生しない半導体試験装置用バイアス電源回路を
提供することを目的とする。
の低周波用電解コンデンサをＤＵＴの電源ピンに接続し
ても、バイアス電源レベルの変動時にリンギングまたは
発振が発生しない半導体試験装置用バイアス電源回路を
提供することを目的とする。
【００１３】
【課題を解決するための手段】この目的を達成するため
に、この発明の半導体試験装置用バイアス電源回路は、
出力電圧を決定する電圧を反転入力端子に入力抵抗３を
介して入力し、被測定デバイス１２に電源電流を供給す
る増幅器１と、増幅器１の反転入力端子と被測定デバイ
ス１２の電源ピンとの間に接続された帰還抵抗４と、増
幅器１の出力端子と被測定デバイス１２の電源ピンとの
間に接続された電流検出抵抗５と、増幅器１の反転入力
端子と出力端子との間に接続された位相補償用コンデン
サ６と、被測定デバイス１２の直流試験時にオフとな
り、かつ交流試験時にオンとなるスイッチ８を介して増
幅器１の反転入力端子と出力端子との間に接続された位
相補償用コンデンサ７と、被測定デバイス１２の電源ピ
ンに接続された高周波用バイパスコンデンサ９と、被測
定デバイス１２の直流試験時にオフとなり、かつ交流試
験時にオンとなるスイッチ１１を介して被測定デバイス
１２の電源ピンに接続された低周波用電界コンデンサ１
０とを備える。
に、この発明の半導体試験装置用バイアス電源回路は、
出力電圧を決定する電圧を反転入力端子に入力抵抗３を
介して入力し、被測定デバイス１２に電源電流を供給す
る増幅器１と、増幅器１の反転入力端子と被測定デバイ
ス１２の電源ピンとの間に接続された帰還抵抗４と、増
幅器１の出力端子と被測定デバイス１２の電源ピンとの
間に接続された電流検出抵抗５と、増幅器１の反転入力
端子と出力端子との間に接続された位相補償用コンデン
サ６と、被測定デバイス１２の直流試験時にオフとな
り、かつ交流試験時にオンとなるスイッチ８を介して増
幅器１の反転入力端子と出力端子との間に接続された位
相補償用コンデンサ７と、被測定デバイス１２の電源ピ
ンに接続された高周波用バイパスコンデンサ９と、被測
定デバイス１２の直流試験時にオフとなり、かつ交流試
験時にオンとなるスイッチ１１を介して被測定デバイス
１２の電源ピンに接続された低周波用電界コンデンサ１
０とを備える。
【００１４】
【発明の実施の形態】次に、この発明の半導体試験装置
用バイアス電源回路の実施の形態について図面を参照し
て説明する。図１はこの発明の第１の実施の形態の構成
を示すブロック図である。図１において、構成の説明に
際して、説明の簡略化のために図２と同一部分には同一
符号を付してその重複説明を避け、図２とは異なる部分
を主体に述べる。
用バイアス電源回路の実施の形態について図面を参照し
て説明する。図１はこの発明の第１の実施の形態の構成
を示すブロック図である。図１において、構成の説明に
際して、説明の簡略化のために図２と同一部分には同一
符号を付してその重複説明を避け、図２とは異なる部分
を主体に述べる。
【００１５】図１を図２と比較しても明かなように、図
１では増幅器１の出力端と反転入力端との間に第１の位
相補償用コンデンサ６が接続されているとともに、スイ
ッチ８と位相補償用コンデンサ７との直列回路が接続さ
れている。その他の構成は、図２と同様であるが、図１
の実施の形態では、第１のスイッチ８が付加されたこと
により、説明の都合上スイッチ１１をスイッチ１１と称
することにする。
１では増幅器１の出力端と反転入力端との間に第１の位
相補償用コンデンサ６が接続されているとともに、スイ
ッチ８と位相補償用コンデンサ７との直列回路が接続さ
れている。その他の構成は、図２と同様であるが、図１
の実施の形態では、第１のスイッチ８が付加されたこと
により、説明の都合上スイッチ１１をスイッチ１１と称
することにする。
【００１６】次に、以上のように構成されたこの実施の
形態の動作について説明する。ＤＵＴ１２の直流試験時
には、スイッチ８とスイッチ１１はともにオフにしてお
く。スイッチ８とスイッチ１１がオフであるから、第２
の位相補償用コンデンサ７と、低周波用電解コンデンサ
１０がそれぞれ非接続状態になっており、したがって、
ＤＵＴ１２の電源ピン１２ａには、高周波用バイパスコ
ンデンサ９のみが接続されている。
形態の動作について説明する。ＤＵＴ１２の直流試験時
には、スイッチ８とスイッチ１１はともにオフにしてお
く。スイッチ８とスイッチ１１がオフであるから、第２
の位相補償用コンデンサ７と、低周波用電解コンデンサ
１０がそれぞれ非接続状態になっており、したがって、
ＤＵＴ１２の電源ピン１２ａには、高周波用バイパスコ
ンデンサ９のみが接続されている。
【００１７】この状態で、入力端子２から入力抵抗３を
経てＩＣテスタから電源電流が増幅器１に供給され、さ
らに増幅器１から電流検出抵抗５を通してＤＵＴ１２の
電源ピン１２ａに電源電流が供給される。
経てＩＣテスタから電源電流が増幅器１に供給され、さ
らに増幅器１から電流検出抵抗５を通してＤＵＴ１２の
電源ピン１２ａに電源電流が供給される。
【００１８】このとき、電流検出抵抗５に電圧降下が生
じ、この電流検出抵抗５の両端の電位差を測定してお
り、この電位差の測定を高精度に行うために、前述のよ
うにスイッチ８とスイッチ１１をオフにしているので、
位相補償用コンデンサ７と低周波用電解コンデンサ１０
が非接続状態であり、高周波用バイパスコンデンサ９の
みが接続されており、リーク電流が排除される。
じ、この電流検出抵抗５の両端の電位差を測定してお
り、この電位差の測定を高精度に行うために、前述のよ
うにスイッチ８とスイッチ１１をオフにしているので、
位相補償用コンデンサ７と低周波用電解コンデンサ１０
が非接続状態であり、高周波用バイパスコンデンサ９の
みが接続されており、リーク電流が排除される。
【００１８】この高周波用バイパスコンデンサ９のみが
接続された条件時に位相補償用コンデンサ６の容量値が
最適となるように、位相補償用コンデンサ６の容量値が
選定されている。
接続された条件時に位相補償用コンデンサ６の容量値が
最適となるように、位相補償用コンデンサ６の容量値が
選定されている。
【００１９】次に、ＤＵＴ１２の交流試験を行う場合に
ついて説明する。この場合には、ＤＵＴ１２の負荷電流
によるバイアス電源のレベル変動を抑制するためにスイ
ッチ１１をオンにして、低周波用電解コンデンサ１０を
ＤＵＴ１２の電源ピン１２ａに接続状態にする。
ついて説明する。この場合には、ＤＵＴ１２の負荷電流
によるバイアス電源のレベル変動を抑制するためにスイ
ッチ１１をオンにして、低周波用電解コンデンサ１０を
ＤＵＴ１２の電源ピン１２ａに接続状態にする。
【００２０】これにより、電源ピン１２ａには、高周波
用バイパスコンデンサ９と大容量の低周波用電解コンデ
ンサ１０との合成容量が接続されることになり、ＤＵＴ
１２の負荷電流によりバイアス電源のレベル変動が生
じ、リンギングまたは発振を発生しようとするが、この
実施の形態では、スイッチ１１のオンと同時にスイッチ
８もオンにしている。
用バイパスコンデンサ９と大容量の低周波用電解コンデ
ンサ１０との合成容量が接続されることになり、ＤＵＴ
１２の負荷電流によりバイアス電源のレベル変動が生
じ、リンギングまたは発振を発生しようとするが、この
実施の形態では、スイッチ１１のオンと同時にスイッチ
８もオンにしている。
【００２１】したがって、位相補償用コンデンサ７も増
幅器１の出力端と反転入力端との間に接続されることに
なり、増幅器１の出力端と反転入力端間には位相補償用
コンデンサ６と位相補償用コンデンサ７との合成容量が
加わったことになる。
幅器１の出力端と反転入力端との間に接続されることに
なり、増幅器１の出力端と反転入力端間には位相補償用
コンデンサ６と位相補償用コンデンサ７との合成容量が
加わったことになる。
【００２２】位相補償用コンデンサ６と位相補償用コン
デンサ７との合成容量値が高周波用バイパスコンデンサ
９と低周波用電解コンデンサ１０とが接続された条件時
に最適となるように選定することにより、ＤＵＴ１２の
交流試験時のバイアス電源のレベル変動時にリンギング
または発振が発生しなくなる。
デンサ７との合成容量値が高周波用バイパスコンデンサ
９と低周波用電解コンデンサ１０とが接続された条件時
に最適となるように選定することにより、ＤＵＴ１２の
交流試験時のバイアス電源のレベル変動時にリンギング
または発振が発生しなくなる。
【００２３】
【発明の効果】この発明の半導体試験装置用バイアス電
源回路によれば、ＤＵＴの交流試験時に大容量の低周波
用電解コンデンサをＤＵＴの電源ピンに高周波用バイパ
スコンデンサとともに接続状態にするとともに、増幅器
の出力端と反転入力端との間に第１と第２の位相補償用
コンデンサを接続してその合成容量値が高周波用バイパ
スコンデンサと低周波用電解コンデンサとの接続条件時
に最適となるような値とするようにしたので、バイアス
電源レベルの変動時にリンギングまたは発振が発生しな
い状態でＤＵＴの交流試験を行うことができる。
源回路によれば、ＤＵＴの交流試験時に大容量の低周波
用電解コンデンサをＤＵＴの電源ピンに高周波用バイパ
スコンデンサとともに接続状態にするとともに、増幅器
の出力端と反転入力端との間に第１と第２の位相補償用
コンデンサを接続してその合成容量値が高周波用バイパ
スコンデンサと低周波用電解コンデンサとの接続条件時
に最適となるような値とするようにしたので、バイアス
電源レベルの変動時にリンギングまたは発振が発生しな
い状態でＤＵＴの交流試験を行うことができる。
【図１】この発明の半導体試験装置用バイアス電源回路
一実施の形態の構成を示す回路図である。
一実施の形態の構成を示す回路図である。
【図２】従来の半導体試験装置用バイアス電源回路の構
成を示す回路図である。
成を示す回路図である。
１ 増幅器 ２ 入力端子 ３ 入力抵抗 ４ 帰還抵抗 ５ 電流検出抵抗 ６ 位相補償用コンデンサ ７ 位相舗装用コンデンサ ８ スイッチ ９ 高周波用バイパスコンデンサ １０ 低周波用電解コンデンサ １１ スイッチ １２ ＤＵＴ １２ａ 電源ピン
Claims (1)
- 【請求項１】 出力電圧を決定する電圧を反転入力端子
に入力抵抗(3) を介して入力し、被測定デバイス(12)に
電源電流を供給する増幅器(1) と、 前記増幅器(1) の反転入力端子と前記被測定デバイス(1
2)の電源ピンとの間に接続された帰還抵抗(4) と、 前記増幅器(1) の出力端子と前記被測定デバイス(12)の
電源ピンとの間に接続された電流検出抵抗(5) と、 前記増幅器(1) の反転入力端子と出力端子との間に接続
された第１の位相補償用コンデンサ(6) と、 前記被測定デバイス(12)の直流試験時にオフとなり、か
つ交流試験時にオンとなる第１のスイッチ(8) を介して
前記増幅器(1) の反転入力端子と出力端子との間に接続
された第２の位相補償用コンデンサ(7) と、 前記被測定デバイス(12)の電源ピンに接続された高周波
用バイパスコンデンサ(9) と、 前記被測定デバイス(12)の直流試験時にオフとなり、か
つ交流試験時にオンとなる第２のスイッチ(11)を介して
前記被測定デバイス(12)の電源ピンに接続された低周波
用電界コンデンサ(10)と、を備えることを特徴とする半
導体試験装置用バイアス電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116297A JPH10293154A (ja) | 1997-04-18 | 1997-04-18 | 半導体試験装置用バイアス電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116297A JPH10293154A (ja) | 1997-04-18 | 1997-04-18 | 半導体試験装置用バイアス電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10293154A true JPH10293154A (ja) | 1998-11-04 |
Family
ID=14683547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9116297A Pending JPH10293154A (ja) | 1997-04-18 | 1997-04-18 | 半導体試験装置用バイアス電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10293154A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002357637A (ja) * | 2001-05-31 | 2002-12-13 | Agilent Technologies Japan Ltd | デバイス電源供給装置およびｉｃ試験装置 |
| WO2006035654A1 (ja) * | 2004-09-30 | 2006-04-06 | Advantest Corporation | 電源装置及び試験装置 |
| WO2011010409A1 (ja) * | 2009-07-23 | 2011-01-27 | 株式会社アドバンテスト | 試験装置、付加回路および試験用ボード |
| US8558559B2 (en) | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for calculating load current of a device under test |
| JP2016066862A (ja) * | 2014-09-24 | 2016-04-28 | 株式会社デンソー | 半導体装置 |
| EP4575533A1 (en) * | 2023-12-18 | 2025-06-25 | INTEL Corporation | Auto tuning for tester dut power supply |
-
1997
- 1997-04-18 JP JP9116297A patent/JPH10293154A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002357637A (ja) * | 2001-05-31 | 2002-12-13 | Agilent Technologies Japan Ltd | デバイス電源供給装置およびｉｃ試験装置 |
| WO2006035654A1 (ja) * | 2004-09-30 | 2006-04-06 | Advantest Corporation | 電源装置及び試験装置 |
| WO2011010409A1 (ja) * | 2009-07-23 | 2011-01-27 | 株式会社アドバンテスト | 試験装置、付加回路および試験用ボード |
| JPWO2011010409A1 (ja) * | 2009-07-23 | 2012-12-27 | 株式会社アドバンテスト | 試験装置、付加回路および試験用ボード |
| US8558559B2 (en) | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for calculating load current of a device under test |
| JP2016066862A (ja) * | 2014-09-24 | 2016-04-28 | 株式会社デンソー | 半導体装置 |
| EP4575533A1 (en) * | 2023-12-18 | 2025-06-25 | INTEL Corporation | Auto tuning for tester dut power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| KR930700855A (ko) | 전자 소자 테스트및 리드 검사를 동시에 실행하는 시스템 및 그 방법 | |
| WO2007145156A1 (ja) | 基板検査装置 | |
| JPH10293154A (ja) | 半導体試験装置用バイアス電源回路 | |
| KR100275987B1 (ko) | 위상 동기 루프를 갖는 반도체 집적 회로 | |
| JPH11142451A (ja) | コンデンサの測定端子接触検出方法 | |
| US6803776B2 (en) | Current-comparator-based four-terminal resistance bridge for power frequencies | |
| JPWO2008072639A1 (ja) | 試験装置、試験方法、及び接続部 | |
| KR19980032847A (ko) | 전압인가회로 | |
| KR940007922B1 (ko) | 절연저항 측정장치 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JPS6217666A (ja) | 電圧印加電流測定装置 | |
| JP3281164B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| WO2023026839A1 (ja) | インピーダンス測定装置 | |
| JP2001051010A (ja) | ファンクションｉｄｄ測定回路および測定方法 | |
| JP4674005B2 (ja) | 電源装置、及び試験装置 | |
| JP2001201546A (ja) | ノイズ試験方式 | |
| JP3545260B2 (ja) | 半導体集積回路試験装置 | |
| JP2003215182A (ja) | 容量測定装置および容量測定方法 | |
| JP2000105266A (ja) | 半導体試験装置用バイアス電源回路 | |
| JP2942892B2 (ja) | 非接地電路の絶縁抵抗測定方法 | |
| JP3198493B2 (ja) | Ｉｃテスタ | |
| JPH0524222Y2 (ja) | ||
| JPH0714924Y2 (ja) | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ |