JPH038028A - Ｒａｓチェック機能検査方式 - Google Patents
Ｒａｓチェック機能検査方式Info
- Publication number
- JPH038028A JPH038028A JP1142217A JP14221789A JPH038028A JP H038028 A JPH038028 A JP H038028A JP 1142217 A JP1142217 A JP 1142217A JP 14221789 A JP14221789 A JP 14221789A JP H038028 A JPH038028 A JP H038028A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- ras
- instruction
- executed
- cache memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
情報処理装置におけるＲＡＳチェック機能検査方式に関
し、 情報処理装置自身がパリティチェック手段の動作の正常
性を自動的かつ効率的にＲＡＳ機能検査することを目的
とし、 命令用キャッシュ・メモリを内蔵し、命令コードのプリ
フェッチを行う汎用マイクロプロセッサと、前記汎用マ
イクロプロセッサのアドレス出力にパリティを付加する
パリティ発生手段と、前記アドレスとパリティをチェッ
クするパリティチェック手段とを有する情報処理装置に
おけるＲＡＳチェック機能検査方式であって、前記パリ
ティ発生手段はＲＡＳテストプログラムの指示による一
定のバス動作後にパリティを反転させる反転／指示手段
を備え、前記命令用キャッシュ・メモリはバス動作数を
保障するためＲＡＳテストプログラムを取り込んだ後、
検査を開始し、前記反転／指示手段は前記ＲＡＳテスト
プログラムの意図したアドレスにてパリティエラーを発
生させ、前記パリティチェック手段の動作の正常性を確
認するように構成する。
し、 情報処理装置自身がパリティチェック手段の動作の正常
性を自動的かつ効率的にＲＡＳ機能検査することを目的
とし、 命令用キャッシュ・メモリを内蔵し、命令コードのプリ
フェッチを行う汎用マイクロプロセッサと、前記汎用マ
イクロプロセッサのアドレス出力にパリティを付加する
パリティ発生手段と、前記アドレスとパリティをチェッ
クするパリティチェック手段とを有する情報処理装置に
おけるＲＡＳチェック機能検査方式であって、前記パリ
ティ発生手段はＲＡＳテストプログラムの指示による一
定のバス動作後にパリティを反転させる反転／指示手段
を備え、前記命令用キャッシュ・メモリはバス動作数を
保障するためＲＡＳテストプログラムを取り込んだ後、
検査を開始し、前記反転／指示手段は前記ＲＡＳテスト
プログラムの意図したアドレスにてパリティエラーを発
生させ、前記パリティチェック手段の動作の正常性を確
認するように構成する。
本発明は情報処理装置におけるＲＡＳチェック機能検査
方式に関し、特に、汎用マイクロプロセッサ（にｌ下、
ＭＰＵ）を使用し、汎用ＭＰＵのアドレスバスにパリテ
ィを付加することにより、バス上の伝播誤りを検出する
情報処理装置において、そのバスパリティチェック機能
自身の動作の正常性を確認することが可能なＲＡＳチェ
ック機能検査方式に関する。
方式に関し、特に、汎用マイクロプロセッサ（にｌ下、
ＭＰＵ）を使用し、汎用ＭＰＵのアドレスバスにパリテ
ィを付加することにより、バス上の伝播誤りを検出する
情報処理装置において、そのバスパリティチェック機能
自身の動作の正常性を確認することが可能なＲＡＳチェ
ック機能検査方式に関する。
本発明は特に無人で自動的に起動、運転される情報処理
装置において、自動的にその装置自身内で動作するテス
トプログラムを用いてＲＡＳ機能検査する場合に有効で
ある。
装置において、自動的にその装置自身内で動作するテス
トプログラムを用いてＲＡＳ機能検査する場合に有効で
ある。
〔従来の技術と発明が解決しようとする課題〕ＲＡ Ｓ
（Ｒｅｌｉａｂｉｌｉｔｙ、 Ａｖａｉｌａｂｉｌｉ
ｔｙ。
（Ｒｅｌｉａｂｉｌｉｔｙ、 Ａｖａｉｌａｂｉｌｉ
ｔｙ。
５ｅｒｖｉｃｅａｂｉｌｉｔｙ ）は、情報処理装置の
信頼性、可用性、保守性の３つの機能を統一した概念で
あり、ＲＡＳ機能とはＲＡＳを向上させるため、各装置
、システムの保守及び診断を容易にするための機能であ
る。従って、 信頼性（Ｒ）はシステム、製品、部品等が所定の規定の
もとで意図する期間中、規定の機能を遂行する確率であ
り、 可用性（Ａ）は保全可能なシステムや製品が規定の使用
条件のもとて規定時間に機能を維持している（正常状態
にある）確率であり、 保守性（Ｓ）は保全可能なシステムや製品が規定の条件
において保全を実施したとき、一定時間内に保全を終了
する確率である。
信頼性、可用性、保守性の３つの機能を統一した概念で
あり、ＲＡＳ機能とはＲＡＳを向上させるため、各装置
、システムの保守及び診断を容易にするための機能であ
る。従って、 信頼性（Ｒ）はシステム、製品、部品等が所定の規定の
もとで意図する期間中、規定の機能を遂行する確率であ
り、 可用性（Ａ）は保全可能なシステムや製品が規定の使用
条件のもとて規定時間に機能を維持している（正常状態
にある）確率であり、 保守性（Ｓ）は保全可能なシステムや製品が規定の条件
において保全を実施したとき、一定時間内に保全を終了
する確率である。
通常、汎用ＭＰＵを使用し、そのアドレスバスにパリテ
ィを付加することにより、バス上の伝播誤りを検出する
情報処理装置において、アドレス出力からパリティを生
成する方式ではＭＰＵからパリティ発生手段への指示な
しではＲＡＳ機能検査のために使用するパリティビット
を反転させることはできない。
ィを付加することにより、バス上の伝播誤りを検出する
情報処理装置において、アドレス出力からパリティを生
成する方式ではＭＰＵからパリティ発生手段への指示な
しではＲＡＳ機能検査のために使用するパリティビット
を反転させることはできない。
この場合、反転指示の方法として、まず、検査時に所定
のアドレスの場合のみパリティ反転を行う方法があるが
、この方法ではアドレスのデコードに時間を要するため
、通常動作時のシステム性能が損なわれたり、ＲＡＳ機
能検査のためのみに動作タイミングやチェックタイミン
グを変えるなどの特別な機構を必要とする。
のアドレスの場合のみパリティ反転を行う方法があるが
、この方法ではアドレスのデコードに時間を要するため
、通常動作時のシステム性能が損なわれたり、ＲＡＳ機
能検査のためのみに動作タイミングやチェックタイミン
グを変えるなどの特別な機構を必要とする。
他の反転指示の方法として、検査時にパリティ反転を指
示した場合、指示解除があるまでパリティ反転をそのま
まにする方法もあるが、この方法では汎用ＭＰＵが命令
コードをフェッチするバス動作の場合でも自動的にパリ
ティ反転が実行されるため、ＲＡＳテストプログラムそ
のものの動作の信頼性が保障できない。
示した場合、指示解除があるまでパリティ反転をそのま
まにする方法もあるが、この方法では汎用ＭＰＵが命令
コードをフェッチするバス動作の場合でも自動的にパリ
ティ反転が実行されるため、ＲＡＳテストプログラムそ
のものの動作の信頼性が保障できない。
また、パリティ反転指示後、一定バスサイクル数或いは
一定バス動作数だけパリティ反転を実行し、自動的に解
除する方法もあるが、この方法でもＲＡＳテストプログ
ラム自身の動作を保障できなかったり、どこでパリティ
反転のエラーが発生し検出されたかを特定することが困
難である。
一定バス動作数だけパリティ反転を実行し、自動的に解
除する方法もあるが、この方法でもＲＡＳテストプログ
ラム自身の動作を保障できなかったり、どこでパリティ
反転のエラーが発生し検出されたかを特定することが困
難である。
このようなＲＡＳテストプログラム自身の動作が保障さ
れないような方法では、工場出荷前や定期保守時等のよ
うに人手や他の装置の支援のある特定の環境でのＲＡＳ
機能検査は可能であるが、情報処理装置自身が自動的に
検査を実行するようなことはできない。
れないような方法では、工場出荷前や定期保守時等のよ
うに人手や他の装置の支援のある特定の環境でのＲＡＳ
機能検査は可能であるが、情報処理装置自身が自動的に
検査を実行するようなことはできない。
上述のような問題は、−船釣にプログラム自身からＭＰ
Ｕがバス動作を実行する回数やタイミングを制御若しく
は認識できないために生じる。
Ｕがバス動作を実行する回数やタイミングを制御若しく
は認識できないために生じる。
本発明の目的は、情報処理装置自身がパリティチェック
手段の動作の正常性を自動的かつ効率的に検査すること
が可能なＲＡＳチェック機能検査方式を提供するにある
。
手段の動作の正常性を自動的かつ効率的に検査すること
が可能なＲＡＳチェック機能検査方式を提供するにある
。
本発明は、命令用キャッシュ・メモＩＪ（ＣＡ）を内蔵
し、命令コードのプリフェッチを行う汎用マイクロプロ
セッサ（ＭＰＩＪ） と、前記汎用マイクロプロセッ
サのアドレス出力（ＡＤＤ） にパリティ（Ｐ） を
付加するパリティ発生手段（１）と、前記アドレスとパ
リティをチェックするパリティチェック手段（２）とを
有する情報処理装置におけるＲＡＳチェック機能検査方
式であって、前記パリティ発生手段はＲＡＳテストプロ
グラムの指示による一定のハス動作後にパリティを反転
させる反転／指示手段〔４）を備え、前記命令用キャッ
シュ、メモリはバス動作数を保障するためＲＡＳテスト
プログラムを取り込んだ後、検査を開始し、前記反転／
指示手段は前記ＲＡＳテストプログラムの意図したアド
レスにてパリティエラーを発生させ、前記パリティチェ
ック手段の動作の正常性を確認するようにしたことを特
徴とする。
し、命令コードのプリフェッチを行う汎用マイクロプロ
セッサ（ＭＰＩＪ） と、前記汎用マイクロプロセッ
サのアドレス出力（ＡＤＤ） にパリティ（Ｐ） を
付加するパリティ発生手段（１）と、前記アドレスとパ
リティをチェックするパリティチェック手段（２）とを
有する情報処理装置におけるＲＡＳチェック機能検査方
式であって、前記パリティ発生手段はＲＡＳテストプロ
グラムの指示による一定のハス動作後にパリティを反転
させる反転／指示手段〔４）を備え、前記命令用キャッ
シュ、メモリはバス動作数を保障するためＲＡＳテスト
プログラムを取り込んだ後、検査を開始し、前記反転／
指示手段は前記ＲＡＳテストプログラムの意図したアド
レスにてパリティエラーを発生させ、前記パリティチェ
ック手段の動作の正常性を確認するようにしたことを特
徴とする。
本発明は、ＲＡＳ機能検査に必要な命令コードをすべて
ＭＰＵ内に内蔵された命令用キャッシュ・メモリに取り
込んだ後、プログラムから認識できないバス動作である
命令コードのプリフェッチ動作を、所定のＲＡＳ機能検
査を開始する手順を用いて抑止することにより、ＭＰＵ
が実行するバス動作をプログラムがオペランドをアクセ
スする場合に限定し、 さらに、パリティ発生手段（１）はプログラムから直接
アクセス可能な診断用制御レジスタ（３）を備え、さら
に前記診断用制御レジスタへのＭＰＵのアクセスにより
パリティ反転指示が行われると、次のバス動作成いは一
定回数目のバス動作においてパリティ反転を実行する手
段（４）を有し、ＲＡＳテストプログラムの意図したア
ドレスでパリティエラーを発生させパリティチェック手
段（２）のＲＡＳ機能検査を行う。
ＭＰＵ内に内蔵された命令用キャッシュ・メモリに取り
込んだ後、プログラムから認識できないバス動作である
命令コードのプリフェッチ動作を、所定のＲＡＳ機能検
査を開始する手順を用いて抑止することにより、ＭＰＵ
が実行するバス動作をプログラムがオペランドをアクセ
スする場合に限定し、 さらに、パリティ発生手段（１）はプログラムから直接
アクセス可能な診断用制御レジスタ（３）を備え、さら
に前記診断用制御レジスタへのＭＰＵのアクセスにより
パリティ反転指示が行われると、次のバス動作成いは一
定回数目のバス動作においてパリティ反転を実行する手
段（４）を有し、ＲＡＳテストプログラムの意図したア
ドレスでパリティエラーを発生させパリティチェック手
段（２）のＲＡＳ機能検査を行う。
第１図は本発明の一実施例構成図である。汎用マイクロ
プロセッサ（ＭＰＵ）は、自身の内部に命令用キャッシ
ュ・メモＩＪ （ＣＡ）を内蔵し、かつ命令コードのプ
リフェッチ動作を行う機能を有する。
プロセッサ（ＭＰＵ）は、自身の内部に命令用キャッシ
ュ・メモＩＪ （ＣＡ）を内蔵し、かつ命令コードのプ
リフェッチ動作を行う機能を有する。
パリティゼネレータ（ＰＧ）にはＭＰＵのアドレス出力
（ＡＤＤ）にパリティ（Ｐ）を付加するパリティ発生手
段１と、ＲＡＳ検査診断用制御レジスタ３と、前記パリ
ティ発生手段がＲＡＳテストプログラムの指示により一
定のバス動作後にパリティを反転させる反転／指示手段
４を設ける。さらに、パリティ発生手段からのアドレス
（ＡＤＤ） とパリティ（Ｐ）をチェックするパリテ
ィチェック手段２を設ける。
（ＡＤＤ）にパリティ（Ｐ）を付加するパリティ発生手
段１と、ＲＡＳ検査診断用制御レジスタ３と、前記パリ
ティ発生手段がＲＡＳテストプログラムの指示により一
定のバス動作後にパリティを反転させる反転／指示手段
４を設ける。さらに、パリティ発生手段からのアドレス
（ＡＤＤ） とパリティ（Ｐ）をチェックするパリテ
ィチェック手段２を設ける。
第２図はＲＡＳテスト全体の手順を示すフローチャート
である。まず、ＲＡＳ検査に必要な命令コードがＭＰＵ
の内蔵命令キャッシュ・メモリ（ＣＡ）に取り込まれる
（１）。内蔵命令キャッシュ、メモリ内では、診断用制
御レジスタ３に対し強制エラー指示を行い（２）、一定
回数（０〜ｎ）のバス動作を行う（３）。この場合、診
断用制御レジスタ３にてバス動作回数のカウント（０〜
ｎ）が行われる。
である。まず、ＲＡＳ検査に必要な命令コードがＭＰＵ
の内蔵命令キャッシュ・メモリ（ＣＡ）に取り込まれる
（１）。内蔵命令キャッシュ、メモリ内では、診断用制
御レジスタ３に対し強制エラー指示を行い（２）、一定
回数（０〜ｎ）のバス動作を行う（３）。この場合、診
断用制御レジスタ３にてバス動作回数のカウント（０〜
ｎ）が行われる。
次に、意図したアドレスにおいてＲＡＳテストパターン
にてバス動作させ（４）、反転／指示手段４にてパリテ
ィの反転が行われ（５）、パリティを反転した結果の状
態が収集され、動作の正常性が検査される（６）。
にてバス動作させ（４）、反転／指示手段４にてパリテ
ィの反転が行われ（５）、パリティを反転した結果の状
態が収集され、動作の正常性が検査される（６）。
第３図はＲＡＳ検査に必要な命令コードを内蔵命令キャ
ッシュ・メモリに取り込むためのプログラム手順の詳細
フローチャートである。通常、命令コードは実際にその
命令を実行しなければ内蔵命令キャッシュ・メモリに取
り込まれないため、最初の命令の実行はエラーが発生し
ないようにダミーで実行し、次の命令実行で強制エラー
指示を行いエラーを発生させる。両者の可変部分はプロ
グラムが直接利用できるＭＰＵ内のレジスタを用いる。
ッシュ・メモリに取り込むためのプログラム手順の詳細
フローチャートである。通常、命令コードは実際にその
命令を実行しなければ内蔵命令キャッシュ・メモリに取
り込まれないため、最初の命令の実行はエラーが発生し
ないようにダミーで実行し、次の命令実行で強制エラー
指示を行いエラーを発生させる。両者の可変部分はプロ
グラムが直接利用できるＭＰＵ内のレジスタを用いる。
まず、ＭＰＵ内レジスタの１回目のデータをセットしく
１）、ダミーによる強制エラーを指示しく２）、所定の
回数（０〜ｎ）のバス動作を行い（３）、意図したアド
レスにてＲＡＳテストパターンでバス動作を行い（４）
、プリフェッチが行われる可能性がある命令コードの範
囲のダミー命令を実行する（５）。
１）、ダミーによる強制エラーを指示しく２）、所定の
回数（０〜ｎ）のバス動作を行い（３）、意図したアド
レスにてＲＡＳテストパターンでバス動作を行い（４）
、プリフェッチが行われる可能性がある命令コードの範
囲のダミー命令を実行する（５）。
そして、ＭＰＵ内のレジスタのデータセットが１回目か
否かの判断後（６）、１回目のデータセットであれば、
ＭＰＵ内のレジスタの２回目のデータセットを行い（７
）、ダミーによらない強制エラーを指示しく８）、所定
の回数（０〜ｎ）のバス動作を行い〔９）、意図したア
ドレスにてＲＡＳテストパターンでバス動作し、エラー
を発生させαＱ１ダミー命令を実行した後０１）、ステ
ップ６にて２回目の判断を行う。
否かの判断後（６）、１回目のデータセットであれば、
ＭＰＵ内のレジスタの２回目のデータセットを行い（７
）、ダミーによらない強制エラーを指示しく８）、所定
の回数（０〜ｎ）のバス動作を行い〔９）、意図したア
ドレスにてＲＡＳテストパターンでバス動作し、エラー
を発生させαＱ１ダミー命令を実行した後０１）、ステ
ップ６にて２回目の判断を行う。
第４図はパリティ発生手段とパリティチェック手段の一
実施例構成図である。いずれも排他的論理和（ＥＯＲ）
で構成される。ＥＯＲ１はパリティ発生手段であり、ア
ドレス（ＡＤＤ） と反転指示φの人力に基づきパリテ
ィＰを出力する。ＢＯＲ２はパリティチェック手段であ
り、パリティ発生手段と同様のアドレス人力（ＡＤＤ）
と、パリティ人力（Ｐ）によりエラー（Ｅ）を出力
する。
実施例構成図である。いずれも排他的論理和（ＥＯＲ）
で構成される。ＥＯＲ１はパリティ発生手段であり、ア
ドレス（ＡＤＤ） と反転指示φの人力に基づきパリテ
ィＰを出力する。ＢＯＲ２はパリティチェック手段であ
り、パリティ発生手段と同様のアドレス人力（ＡＤＤ）
と、パリティ人力（Ｐ）によりエラー（Ｅ）を出力
する。
以上説明したように、本発明によれば、情報処理装置自
身がパリティチェック手段の動作の正常性を自動的かつ
効率的にＲＡＳ機能検査することができる。
身がパリティチェック手段の動作の正常性を自動的かつ
効率的にＲＡＳ機能検査することができる。
第１図は本発明の一実施例構成図、
第２図は本発明のＲＡＳテスト全体の手順図、第３図は
本発明の命令用キャッシュ、メモリの取り込みの手順フ
ローチャート、及び 第４図はパリティ発生手段とパリティチェック手段の一
実施例構成図である。 （符号の説明） ■・・・パリティ発生手段、 ２・・・パリティチェック手段、 ３・・・診断用制御レジスタ、 ４・・・反転／指示手段、 ＣＡ・・・命令用キャッシュ・メモリ、ＭＰＵ・・・マ
ルチプロセッサ、 ＡＤＤ・・・アドレス、 Ｐ・・・パリティ。
本発明の命令用キャッシュ、メモリの取り込みの手順フ
ローチャート、及び 第４図はパリティ発生手段とパリティチェック手段の一
実施例構成図である。 （符号の説明） ■・・・パリティ発生手段、 ２・・・パリティチェック手段、 ３・・・診断用制御レジスタ、 ４・・・反転／指示手段、 ＣＡ・・・命令用キャッシュ・メモリ、ＭＰＵ・・・マ
ルチプロセッサ、 ＡＤＤ・・・アドレス、 Ｐ・・・パリティ。
Claims (1)
- 【特許請求の範囲】 １、命令用キャッシュ・メモリ（ＣＡ）を内蔵し、命令
コードのプリフェッチを行う汎用マイクロプロセッサ（
ＭＰＵ）と、前記汎用マイクロプロセッサのアドレス出
力（ＡＤＤ）にパリテイ（Ｐ）を付加するパリテイ発生
手段（１）と、前記アドレスとパリテイをチェックする
パリテイチェック手段（２）とを有する情報処理装置に
おけるＲＡＳチェック機能検査方式であって、 前記パリテイ発生手段はＲＡＳテストプログラムの指示
による一定のバス動作後にパリテイを反転させる反転／
指示手段（４）を備え、 前記命令用キャッシュ・メモリはバス動作数を保障する
ためＲＡＳテストプログラムを取り込んだ後、検査を開
始し、 前記反転／指示手段は前記ＲＡＳテストプログラムの意
図したアドレスにてパリテイエラーを発生させ、 前記パリテイチェック手段の動作の正常性を確認するよ
うにしたことを特徴とするＲＡＳチェック機能検査方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142217A JP2548378B2 (ja) | 1989-06-06 | 1989-06-06 | Ｒａｓチェック機能検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142217A JP2548378B2 (ja) | 1989-06-06 | 1989-06-06 | Ｒａｓチェック機能検査方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038028A true JPH038028A (ja) | 1991-01-16 |
| JP2548378B2 JP2548378B2 (ja) | 1996-10-30 |
Family
ID=15310130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142217A Expired - Fee Related JP2548378B2 (ja) | 1989-06-06 | 1989-06-06 | Ｒａｓチェック機能検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548378B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5546370A (en) * | 1993-07-30 | 1996-08-13 | Olympus Optical Co., Ltd. | Compact apparatus having bidirectional motion for loading/unloading an information recording medium |
-
1989
- 1989-06-06 JP JP1142217A patent/JP2548378B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5546370A (en) * | 1993-07-30 | 1996-08-13 | Olympus Optical Co., Ltd. | Compact apparatus having bidirectional motion for loading/unloading an information recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2548378B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6925584B2 (en) | Systems and methods for testing processors | |
| US4811345A (en) | Methods and apparatus for providing a user oriented microprocessor test interface for a complex, single chip, general purpose central processing unit | |
| KR101019278B1 (ko) | 프로세서 명령어 세트 동작 모드를 비교하는 디버그 회로 | |
| US8386851B2 (en) | Functional coverage using combinatorial test design | |
| US4493078A (en) | Method and apparatus for testing a digital computer | |
| JP5905911B2 (ja) | シングルステップ実行を用いる診断コード | |
| US5987585A (en) | One-chip microprocessor with error detection on the chip | |
| US11625316B2 (en) | Checksum generation | |
| Bernardi et al. | On the functional test of the register forwarding and pipeline interlocking unit in pipelined processors | |
| US10970191B2 (en) | Semiconductor device and debug method | |
| US7353500B2 (en) | Suppressing execution of monitoring measurement program pointed to by inserted branch after threshold number of coverage to reduce instruction testing overhead | |
| JPH02201550A (ja) | 被テストユニットの検証のための方法および装置 | |
| KR102603835B1 (ko) | 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치 | |
| US7100027B1 (en) | System and method for reproducing system executions using a replay handler | |
| JPH038028A (ja) | Ｒａｓチェック機能検査方式 | |
| TWI566179B (zh) | 用於基本輸入輸出系統之除錯訊息輸出方法及電腦程序產品 | |
| JP5193314B2 (ja) | 計算ユニットのプログラムメモリを検査するための装置 | |
| JP2009070212A (ja) | マルチプロセッサシステム | |
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JP2016146032A (ja) | ソフトウェアの網羅試験装置および網羅試験方法 | |
| KR100251046B1 (ko) | 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| CN100375096C (zh) | 硬件描述语言电路的检测系统与方法 | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |