JPH03184134A

JPH03184134A - データ処理装置における擬似障害発生機構

Info

Publication number: JPH03184134A
Application number: JP1323223A
Authority: JP
Inventors: Tsuneo Suzuki; 鈴木　経男
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-12-13
Filing date: 1989-12-13
Publication date: 1991-08-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデータ処理装置における擬似障害発生機構に関
する。

〔従来の技術〕

一般にマイクロプロセッサやメモリ等を含み内蔵された
ソフトウェアに従って所定の機能を果たすデータ処理装
置の開発段階等においては、運用段階で予想される各種
の障害を擬似的に発生させ、データ処理装置が予め設定
された障害処理手順に従って障害にかかる処理を適切に
実行するか否かを診断することが行われている。そして
、かかる障害処理の診断に際して必要となる擬似障害の
発生は、従来、次のようにして行われていた。

先ず、データ処理装置内に、値がセントされることによ
りその値に応じた擬似障害を直ちに発生させる擬似障害
レジスタ回路を設ける０次に、診断したい擬似障害モー
ドの情報すなわち擬似障害の種別が与えられるとその擬
似障害の種別を解析し、その種別に応じた値を擬似障害
レジスタ回路にセットする機能をマイクロプロセッサに
持たせる。このようにすることにより、外部からマイク
ロプロセッサに擬似障害の種別を与えると、マイクロプ
ロセッサによりその擬似障害の種別が解析されてそれに
応じた値が擬似障害レジスタ回路にセントされ、所望の
擬（Ｒ１１害が発生されることになる。

〔発明が解決しようとする課題〕

上述した従来の機構によっても、擬似障害を発生させる
ことは可能であるが、擬似障害の種別が与えられると、
マイクロプロセッサはその解析擬似障害レジスタ回路へ
の値のセントを行い、擬似障害レジスタ回路はその値に
応じた擬似障害を直ちに発生させるので、マイクロブロ
セ、すから見れば、常に一定の箇所すなわち擬似障害レ
ジスタ回路に値をセットした直後でしか擬似障害が発生
しないことになり、マイクロプロセッサが任意の処理を
行っている時点で擬似障害を発生させて見て障害処理が
適切に行われているか否かを診断することはできなかっ
た。

そこで本発明の目的は、マイクロプロセッサが擬似障害
レジスタ回路に値をセットした時点から任意の時点で擬
似障害が発生し得るようにすることにある。

〔課題を解決するための手段〕

本発明は上記の目的を遠戚するために、マイクロプロセ
ッサとメモリと入出力制御部とこれらを接続するバスと
を含むデータ処理装置において、前記人出力制御部を介
して外部より受信した情報を保持する受信レジスタと、
有効信号の入力を契機として、設定された値に応じた擬
似障害を発生させる擬似障害レジスタ回路と、タイマと
、このタイマのタイムアンプ時に前記擬似障害レジスタ
回路に前記有効信号を送出する有効信号発生回路とを備
え、前記マイクロプロセッサは、前記受信レジスタに擬
似障害の種別と擬似障害の発生タイミングとを含む情報
が受信されることにより、擬似障害の種別に応じた値を
前記擬似障害レジスフ回路に設定すると共に擬似障害の
発生タイミングに応じたタイマ値を前記タイマにセント
するように動作する。

前記有効信号発生回路の構成としては各種考えられるが
、例えば、前記マイクロプロセッサからリセット可能で
且つ前記タイマのタイムアツプ時にセットされるフリッ
プフロップを含み、このフリップフロップの出力を前記
有効信号として前記擬似障害レジスタ回路に送出する回
路が採用される。

また、前記マイクロプロセンサによって前記受信レジス
タの内容をトレース情報として前記メモリに格納させれ
ば、その後の診断解析に役立つ情報を残すことが可能で
ある。

〔作用〕

本発明のデータ処理装置における擬似障害発生機構にお
いては、擬似障害の種別と擬似障害の発生タイ旦ングと
を含む情報が入出力制御部を介して外部より受信レジス
タに受信されると、マイクロプロセッサは、受信レジス
タに保持された情報中の擬似障害の種別に応じた値を擬
似障害レジスタ回路に設定すると共に擬似障害の発生タ
イミングに応じたタイマ値を前記タイマにセットして起
動する。その後、上記セットされたタイマ値に相当する
時間経過後にタイマがタイムアツプすると、有効信号発
生回路が有効信号を擬似障害レジスフ回路に送出し、擬
似障害レジスタ回路はこの有効信号の入力を契機として
、設定された値に応じた擬似障害を発生させる。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図を参照すると、本発明を適用したデータ処理装置
の一例は、マイクロプロセッサ１．メモ９２１人出力制
御部３．擬似障害レジスタ回路４゜タイマ５．有効信号
発生回路６．受信レジスタ７゜チエツク回路８．これら
を接続する内部バス９゜および図示しない外部装置と入
出力！刺部３とを接続する外部バス１０とを含んでいる
。

擬似障害レジスタ回路４は設定された値に応じた擬似障
害を発生せしめる回路であり、例えば第１図中に例示す
るように、マイクロプロセッサ１から設定された値を保
持するレジスタ４１と、有効信号発生回路６からの有効
信号ａの入力を契機としてレジスタ４１に保持された値
に応じた擬似障害を発生させる擬障発生部４２とで構成
される。

なお、擬似障害の種別としては、内部バス９上のデータ
のパリティチエツクを行いパリティエラーを検出すると
マイクロプロセッサｌに割り込みを通知するチエツク回
路８に信号すを加えて強制的にパリティエラーを発生さ
せるもの、マイクロプロセッサ１中の図示しないマイク
ロ命令レジスタに読み出されたマイクロ命令に付加され
たパリティビットを信号Ｃによって強制的に反転し同内
部の図示しないバ１１ティチエツク回路にパリティエラ
ーを発生させるもの等がある。

タイマ５はマイクロプロセッサ１からタイマ値の設定と
起動が可能なもので、タイマ値が設定された後起動され
ると、一定時間毎にタイマ値を１ずつ減算していき、タ
イマ値がＯになるとタイムアツプ信号ｄを有効信号発生
回路６に出力する。

有効信号発生回路６は、タイマ５からタイムアツプ信号
ｄが加えられると有効信号ａを擬似障害レジスタ回路４
に送出する回路である。この送出された有効信号ａはマ
イクロプロセッサ１からの制御で停止することができる
。このような有効信号発生回路６は、例えば第１図中に
例示するように、マイクロプロセッサ１から内部バス９
を介してリセット可能で且つタイムアツプ信号ｄでセッ
トされその出力を有効信号ａとするフリップフロップ６
１で構成することが可能である。

入出力ｖＩ御刺部は外部バス１０を介して図示しない外
部装置と情報の人出力を行うもので、擬似障害の発生に
関する処理としては、図示しない外部装置から擬似障害
の種別と擬似障害の発生クイξングとを含む情報が与え
られると、これを内部バス９を介して受信レジスタ７に
格納し、データの受信があった旨の割り込みをマイクロ
プロセッサｌに力Ｕえる１妨きをしている。

受信レジスタ７は入出力制御部３から送出された受信デ
ータを保持するレジスタであり、その内容は内部バス９
を介してマイクロプロセッサ１から読み出し可能になっ
ている。

メモリ２は、各種のデータやマイクロ命令セ・７す１で
実行すべき各種のソフトウェア等を記憶するメモリであ
る。

マイクロプロセッサ１は、当該データ処理装置の主たる
制御を司る部分で、メモリ２に記憶されたソフトウェア
等に従って所定の処理を実行する。

特に、受信レジスタ７に受信データが格納された旨の割
り込みが入出力制御部３から為された場合には、第２図
に示す処理を実行する。

次に、このように１威された本実施例の動作を説明する
。

図示しない外部装置から、発生すべき擬似障害の種別と
どのくらいの時間が経過した後に擬似障害を発生するの
かを示す擬似障害の発生タイミングとを含む情報が外部
バス１０を介して当該データ処理装置に送られてくると
、入出力制御部３の制御の下にその情報が内部バス９を
介して受信レジスタ７に格納され、マイクロプロセンサ
１にその旨の割り込みが為される。マイクロプロセッサ
１はこの割り込みにより現在の処理を中断して第２図に
示す処理を開始する。

先ず、マイクロプロセッサ１は、受信レジスタ７の内容
を内部バス９を介して読み出しトレース情報としてメモ
リ２に格納する（Ｓ　Ｌ　）　、次に、今回の受信デー
タを解析しくＳ２）、擬似障害を発生させるための情報
すなわち擬似障害の種別と擬似障害の発生タイミングと
を含む情報であれば、擬似障害の発生タイミングをもと
にタイマ５にタイマ値をセットして起動すると共に、擬
似障害の種別に応じた値を擬似障害レジスタ回路４のレ
ジスタ４１にセットする（Ｓ３，３４）。そして、中断
していた処理へ戻る。なお、処理Ｓ２で擬似障害を発生
させるための情報以外の情報と判定したときは、それに
対応じた処理へ進む。

タイマ５はタイマ値がセットされ起動されると、一定時
間毎にタイマ値を１ずつ減算していく。そして、タイマ
値が０になるとタイムアツプ信号ｄを有効信号発生回路
６に出力する。有効信号発生回路６ではタイムアツプ信
号ｄが出力されると、内部のフリップフロップ６１がセ
ットされてその出力が論理“ｌ”となり、有効信号ａが
擬似障害レジスタ回路４に送出される。これにより擬似
障害レジスタ回路４における擬障発生部４２が動作可能
となり、レジスタ４１に設定された値に応じた擬似障害
が発生される。

擬似障害が発生すると、マイクロプロセッサｌは予め設
定された障害処理手順に従って、障害原因の解析、障害
発生部のリセット、その他障害にかかる各種の処理を実
行する。このときの動作を従来と同様な方法で観測する
ことにより、障害処理の診断が行われる。なお、障害発
生部のリセット時にマイクロプロセッサ１が有効信号発
生回路６のフリップフロップ６１をリセットするように
しておけば、有効信号ａは最早送出されなくなり、今回
の擬似障害を間欠障害とすることができる。

反対にフリップフロップ６１をリセットしない構成にす
れば、再び擬似障害が発生するので固定障害となる。

〔発明の効果〕

以上説明したように、本発明のデータ処理装置における
擬似障害発生機構においては、マイクロプロセッサが擬
似障害レジスタ回路に擬似障害の種別に対応じた値を設
定した時点から、擬似障害の発生タイミングで指定した
時間経過後に擬似障害を発生させることができるので、
擬似障害の発生タイ逅ングの与え方によりマイクロプロ
セッサの任意の処理中に擬似障害を発生させることが可
能となる。従って、ハードウェア及びファームウェア等
を含むデータ処理装置全体の障害処理手順の診断をより
詳細に実施することができ、データ処理装置の信頼性を
高めることが可能となる。

また、マイクロプロセッサからリセット可能で且つタイ
マのタイムアツプ時にセットされその出力を有効信号と
して擬似障害レジスフ回路に送出するフリップフロップ
を有効信号発生回路に含めることにより、マイクロプロ
セッサからの制御で有効信号を停止させることができ、
間欠障害の発生も可能となる。

更に、マイクロプロセッサによって受信レジスタの内容
をトレース情報としてメモリに格納することにより、そ
の後の診断解析に役立つ情報を残すことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部ブロック図および、第２図はマイクロプロセッサｌ流れ図である。図において、ｌ・・・マイクロプロセッサ２・・・メモリ３・・・入出力制御部４・・・擬似障害レジスタ回路５・・・タイマ６・・・有効信号発生回路７・・・受信レジスタ８・・・チエツク回路９・・・内部バス１０・・・外部バスの処理例を示す

Claims

【特許請求の範囲】

（１）マイクロプロセッサとメモリと入出力制御部とこ
れらを接続するバスとを含むデータ処理装置において、前記入出力制御部を介して外部より受信した情報を保持
する受信レジスタと、有効信号の入力を契機として、設定された値に応じた擬
似障害を発生させる擬似障害レジスタ回路と、タイマと、該タイマのタイムアップ時に前記擬似障害レジスタ回路
に前記有効信号を送出する有効信号発生回路とを備え、前記マイクロプロセッサは、前記受信レジスタに擬似障
害の種別と擬似障害の発生タイミングとを含む情報が受
信されることにより、擬似障害の種別に応じた値を前記
擬似障害レジスタ回路に設定すると共に擬似障害の発生
タイミングに応じたタイマ値を前記タイマにセットする
ように動作することを特徴とするデータ処理装置におけ
る擬似障害発生機構。
（２）前記有効信号発生回路は、前記マイクロプロセッ
サからリセット可能で且つ前記タイマのタイムアップ時
にセットされるフリップフロップを含み、該フリップフ
ロップの出力が前記有効信号として前記擬似障害レジス
タ回路に送出されることを特徴とする請求項１記載のデ
ータ処理装置における擬似障害発生機構。
（３）前記マイクロプロセッサは前記受信レジスタの内
容をトレース情報として前記メモリに格納することを特
徴とする請求項１記載のデータ処理装置における擬似障
害発生機構。