JPH0380503A - サージ吸収部品 - Google Patents
サージ吸収部品Info
- Publication number
- JPH0380503A JPH0380503A JP21771489A JP21771489A JPH0380503A JP H0380503 A JPH0380503 A JP H0380503A JP 21771489 A JP21771489 A JP 21771489A JP 21771489 A JP21771489 A JP 21771489A JP H0380503 A JPH0380503 A JP H0380503A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- ground
- electrode
- signal
- surge absorbing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010521 absorption reaction Methods 0.000 title claims description 5
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 abstract description 65
- 230000001681 protective effect Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
木登、明は、電子回路、特にデジタル回路等におけるサ
ージ吸収部品に関する。
ージ吸収部品に関する。
鎧朱卑艮朱上盈遷
電子回路、特にデジタル回路等にサージ（異常電圧）対
策として採用されている方法の一つに、信号導体路とグ
ランド導体との間にサージ吸収部品を接続してサージを
グランド導体に逃がして除去する方法が知られている。
策として採用されている方法の一つに、信号導体路とグ
ランド導体との間にサージ吸収部品を接続してサージを
グランド導体に逃がして除去する方法が知られている。
サージ吸収部品としテハ、従来、第８図に示すチップ型
二端子バリスタ２１がある。二端子バリスタ２１は、両
端部に端子（Ａ）、（Ｂ）が形成されている。第９図に
チップ型二端子バリスタ２１の電気等価回路を示す。
二端子バリスタ２１がある。二端子バリスタ２１は、両
端部に端子（Ａ）、（Ｂ）が形成されている。第９図に
チップ型二端子バリスタ２１の電気等価回路を示す。
ところで、サージ吸収部品が、例えばコンピュータのパ
ラレル信号導体路群のサージ対策に使用される場合、第
１０図あるいは第１１図に示すように配置される。
ラレル信号導体路群のサージ対策に使用される場合、第
１０図あるいは第１１図に示すように配置される。
第１０図は、基板２２の上面にグランド導体路２３と信
号導体路２４とが交互に整列して形成されている例を示
したものである。グランド導体路２３と信号導体路２４
との間隔は二端子バリスタ２１の端子（Ａ）、（Ｂ）と
電気的接続を行なえるのに足りる幅を有している。二端
子バリスタ２１は、グランド導体路２３と端子（Ａ）と
の間、信号導体路２４と端子（Ｂ）との間に半田を介し
て接続されている。このため、グランド導体路２３と信
号導体路２４との間隔は二端子バリスタ２１の端子間距
離の制約から狭くするには限界があった。しかも、信号
導体路２４とグランド導体路２３とを交互に並置しなけ
ればならず、信号導体路２４を高密度に設置することは
不可能であった。
号導体路２４とが交互に整列して形成されている例を示
したものである。グランド導体路２３と信号導体路２４
との間隔は二端子バリスタ２１の端子（Ａ）、（Ｂ）と
電気的接続を行なえるのに足りる幅を有している。二端
子バリスタ２１は、グランド導体路２３と端子（Ａ）と
の間、信号導体路２４と端子（Ｂ）との間に半田を介し
て接続されている。このため、グランド導体路２３と信
号導体路２４との間隔は二端子バリスタ２１の端子間距
離の制約から狭くするには限界があった。しかも、信号
導体路２４とグランド導体路２３とを交互に並置しなけ
ればならず、信号導体路２４を高密度に設置することは
不可能であった。
また、第１１図は、基板２２の上面にグランド導体２６
と信号導体路２７ａが形成されていて、二端子バリスタ
２１がこの信号導体路２７ａと電極（Ａ）との間、グラ
ンド導体と電極（Ｂ）との間に半田を介して接続されて
いる例を示したものである。この場合、信号導体路２７
ａを延長するにはスルーホール２８を介して基板２２の
下面に信号導体路２７ｂを配線する必要がある。
と信号導体路２７ａが形成されていて、二端子バリスタ
２１がこの信号導体路２７ａと電極（Ａ）との間、グラ
ンド導体と電極（Ｂ）との間に半田を介して接続されて
いる例を示したものである。この場合、信号導体路２７
ａを延長するにはスルーホール２８を介して基板２２の
下面に信号導体路２７ｂを配線する必要がある。
このため、従来の構造をしたサージ吸収部品では近年の
高密度パターンに対応できなくなってきた。
高密度パターンに対応できなくなってきた。
本発明の課題は、プリント配線基板上で高密度の回路構
成が可能なサージ吸収部品を提供することにある。
成が可能なサージ吸収部品を提供することにある。
課 を 決するための手段
以上の課題を解決するために、本発明に係るサージ吸収
部品は、信号電極とグランド電極とが基材を間に挾んで
交差していて前記信号電極の両端に接続された入出力信
号端子と前記グランド電極に接続されたグランド端子と
を有することを特徴とする。
部品は、信号電極とグランド電極とが基材を間に挾んで
交差していて前記信号電極の両端に接続された入出力信
号端子と前記グランド電極に接続されたグランド端子と
を有することを特徴とする。
作用
以上の構成によって、サージ吸収部品は、２個の入出力
信号端子とグランド端子とを設けた構造をしていて、信
号電極とグランド電極とが交差している部分で、サージ
吸収が行なわれる。このサージ吸収部品の入出力信号端
子をプリント基板上の信号導体路に接続することによっ
て、信号電極が信号導体路の一部を構成し、しかも、こ
のサージ吸収部品をグランド導体路の上に配置すること
によってグランド導体路と信号導体路が交差する。
信号端子とグランド端子とを設けた構造をしていて、信
号電極とグランド電極とが交差している部分で、サージ
吸収が行なわれる。このサージ吸収部品の入出力信号端
子をプリント基板上の信号導体路に接続することによっ
て、信号電極が信号導体路の一部を構成し、しかも、こ
のサージ吸収部品をグランド導体路の上に配置すること
によってグランド導体路と信号導体路が交差する。
これにて、第１０図に示したように信号導体路とグラン
ド導体路を交互に並置する必要はなくなり、第４図に示
すように、信号導体路のみを並置したパターン配線が行
なえる。また、第１１図に示したスルーホールを使用す
ることなく、信号導体路は基板の一面で接続される。
ド導体路を交互に並置する必要はなくなり、第４図に示
すように、信号導体路のみを並置したパターン配線が行
なえる。また、第１１図に示したスルーホールを使用す
ることなく、信号導体路は基板の一面で接続される。
実施例
以下、本発明に係るサージ吸収部品の実施例をその製造
方法、取付は方法と共に図面に従って説明する。本実施
例では、サージ吸収部品として積層型チップ型三端子バ
リスタについて説明する。
方法、取付は方法と共に図面に従って説明する。本実施
例では、サージ吸収部品として積層型チップ型三端子バ
リスタについて説明する。
［第１実施例コ
第１図に積層型チップ型三端子バリスタ１の分解斜視図
を示す。基材シート２ａ、 ２ｂはＺｎＯ、ＢａＴｉＯ
ｘ ｅ ５ｒＴｉＯ，などを主成分とした粉末を含浸し
た有機バインダを混練し、これをシート状にしたもので
ある。実際の量産工程では、基材シート２ａ、 ２ｂは
広面積のものを用い、積層後に所定寸法にカットする。
を示す。基材シート２ａ、 ２ｂはＺｎＯ、ＢａＴｉＯ
ｘ ｅ ５ｒＴｉＯ，などを主成分とした粉末を含浸し
た有機バインダを混練し、これをシート状にしたもので
ある。実際の量産工程では、基材シート２ａ、 ２ｂは
広面積のものを用い、積層後に所定寸法にカットする。
基材シート２ａ、２ｂの上面には信号電極３、グランド
電極４が印刷等によって形成されている。
電極４が印刷等によって形成されている。
電極３，４の材料にはＡｇ −Ｐｄの導電ペースト等を
使用する。こうして準備された基材シート２ａ、２ｂは
上下方向に交互に積み重ねられる。さらに、保護シート
５が上側と下側に積み重ねられた後、体に圧着成形して
積層体とする。積層体は所定寸法にカットされた後、１
１００°Ｃ程度の温度で焼成される。さらに、第２図（
ａ）に示すように、この積層体の左右及び中央部に入出
力信号端子（Ａ）。
使用する。こうして準備された基材シート２ａ、２ｂは
上下方向に交互に積み重ねられる。さらに、保護シート
５が上側と下側に積み重ねられた後、体に圧着成形して
積層体とする。積層体は所定寸法にカットされた後、１
１００°Ｃ程度の温度で焼成される。さらに、第２図（
ａ）に示すように、この積層体の左右及び中央部に入出
力信号端子（Ａ）。
（Ｂ）及びグランド端子（Ｃ）が形成される。入出力信
号端子には信号電極３が接続されていて、グランド端子
（Ｃ）にはグランド電極４が接続されている。従って、
第３図に示す電気等価回路を有するチップ型三端子バリ
スタ１が得られる。なお、第２図（ｂ）に示すようにグ
ランド端子（Ｃ）を対向して設けたチップ型三端子バリ
スタ１にすることもできる。また、信号電極３はグラン
ド端子（Ｃ）に接触しない範囲で幅広く基材シート２ａ
上に形成してもよい。グランド電極４についても同様で
あり、必ずしも帯状である必要はない。
号端子には信号電極３が接続されていて、グランド端子
（Ｃ）にはグランド電極４が接続されている。従って、
第３図に示す電気等価回路を有するチップ型三端子バリ
スタ１が得られる。なお、第２図（ｂ）に示すようにグ
ランド端子（Ｃ）を対向して設けたチップ型三端子バリ
スタ１にすることもできる。また、信号電極３はグラン
ド端子（Ｃ）に接触しない範囲で幅広く基材シート２ａ
上に形成してもよい。グランド電極４についても同様で
あり、必ずしも帯状である必要はない。
このチップ型三端子バリスタ１が、例えばコンピュータ
のパラレル信号導体路群のサージ対策に使用される場合
の取付は方法を以下に説明する。
のパラレル信号導体路群のサージ対策に使用される場合
の取付は方法を以下に説明する。
第４図に示すように、基板７の上面にグランド導体８ａ
、 ８ｂ、 ８ｃ及び信号導体路９ａ、 ９ｂを形成す
る。
、 ８ｂ、 ８ｃ及び信号導体路９ａ、 ９ｂを形成す
る。
信号導体路９ａ及び９ｂは平行に整列配置され、かつ、
グランド導体８ｃの両側に対向して形成されている。
グランド導体８ｃの両側に対向して形成されている。
この基板７に、第５図に示すように、三端子バーリスタ
１を整列配置して取り付け、信号導体路９ａと入出力信
号端子（Ａ）との間、信号導体路９ｂと入出力信号端子
（Ｂ）との間、及びグランド導体８ｃとグランド端子（
Ｃ）との間を半田等を使用して電気的に接続すると共に
三端子バリスタ１を固定する。
１を整列配置して取り付け、信号導体路９ａと入出力信
号端子（Ａ）との間、信号導体路９ｂと入出力信号端子
（Ｂ）との間、及びグランド導体８ｃとグランド端子（
Ｃ）との間を半田等を使用して電気的に接続すると共に
三端子バリスタ１を固定する。
従って、三端子バリスタ１の信号電極３が信号導体路９
ａ、 ９ｂの一部を構成し、しかも、三端子バノスタ１
をグランド導体路８ｃの上に配置することによって、グ
ランド導体路８ｃと信号導体路９ａ、 ９ｂが交差する
。これによって、グランド導体路８ｃを一つにまとめる
と共に、信号導体路９ａ、 ９ｂのみを並置した高密度
パターン配線が可能となる。
ａ、 ９ｂの一部を構成し、しかも、三端子バノスタ１
をグランド導体路８ｃの上に配置することによって、グ
ランド導体路８ｃと信号導体路９ａ、 ９ｂが交差する
。これによって、グランド導体路８ｃを一つにまとめる
と共に、信号導体路９ａ、 ９ｂのみを並置した高密度
パターン配線が可能となる。
［第２実施例］
第６図、第７図は３個のバリスタを備えたアレータイプ
の部品を示す。基材シート１２ａ、 １２ｂの上面に３
個の信号電極１３ａ、 １３ｂ、 １３ｃ並びにグラン
ド電極１４が印刷等によって形成されている。基材シー
ト１２ａ、 １２ｂは上下方向に交互に積み重ねられ、
さらに保護シート１５が上側と下側に積み重ねられた後
、一体に圧着成形して積層体とする。入出力端子（ＡＩ
） 、 （Ｂｌ）には、３個あるうちの一番奥側の信号
電極１３ａが接続される。同様にして他の入出力端子（
Ａ２） 〜（Ｂ３）もそれぞれ信号電極１３ｂ、１３ｃ
に接続される。従って、第７図に示すアレータイプのチ
ップ型三端子バリスタ１１が得られる。
の部品を示す。基材シート１２ａ、 １２ｂの上面に３
個の信号電極１３ａ、 １３ｂ、 １３ｃ並びにグラン
ド電極１４が印刷等によって形成されている。基材シー
ト１２ａ、 １２ｂは上下方向に交互に積み重ねられ、
さらに保護シート１５が上側と下側に積み重ねられた後
、一体に圧着成形して積層体とする。入出力端子（ＡＩ
） 、 （Ｂｌ）には、３個あるうちの一番奥側の信号
電極１３ａが接続される。同様にして他の入出力端子（
Ａ２） 〜（Ｂ３）もそれぞれ信号電極１３ｂ、１３ｃ
に接続される。従って、第７図に示すアレータイプのチ
ップ型三端子バリスタ１１が得られる。
なお、本発明に係るサージ吸収部品は前記実施例に限定
されるものではなく、その要旨の範囲内で種々に変更す
ることができる。
されるものではなく、その要旨の範囲内で種々に変更す
ることができる。
実施例では表面実装に対応すべくチップタイプのサージ
吸収部品を示したがこれに限定されるものではなく、挿
入実装タイプのものであってもよい。また、実施例は積
層タイプのサージ吸収部品を示したが、バルクタイプの
ものであってもよい。
吸収部品を示したがこれに限定されるものではなく、挿
入実装タイプのものであってもよい。また、実施例は積
層タイプのサージ吸収部品を示したが、バルクタイプの
ものであってもよい。
込豊り羞圭
信号電極とグランド電極とが基材を挾んで交差し、信号
電極の両端に入出力信号端子を接続すると共にグランド
電極にグランド端子を接続したため、信号電極がプリン
ト基板上の信号導体路の一部を構成することとなり、プ
リント基板の信号導体路とグランド導体路とが本サージ
吸収部品内で交差する。従って、第１０図に示したよう
に信号導体路とグランド導体路を交互に並置することな
く、第４図に示したようにグランド導体路を一つにまと
めると共に、信号導体路のみを並置した高密度パターン
配線が可能となる。また、第１１図に示したスルーホー
ルを使用することなく、信号導体路を基板の一面で接続
することができ、この点でも高密度の回路構成が可能と
なる。
電極の両端に入出力信号端子を接続すると共にグランド
電極にグランド端子を接続したため、信号電極がプリン
ト基板上の信号導体路の一部を構成することとなり、プ
リント基板の信号導体路とグランド導体路とが本サージ
吸収部品内で交差する。従って、第１０図に示したよう
に信号導体路とグランド導体路を交互に並置することな
く、第４図に示したようにグランド導体路を一つにまと
めると共に、信号導体路のみを並置した高密度パターン
配線が可能となる。また、第１１図に示したスルーホー
ルを使用することなく、信号導体路を基板の一面で接続
することができ、この点でも高密度の回路構成が可能と
なる。
また、基材にＺｎＯ系等の高誘電率材料を採用すれば、
その誘電率特性によってバイパスコンデンサの働きをも
するので電磁干渉フィルタとしての機能も合わせて共有
するサージ吸収部品が得られる。
その誘電率特性によってバイパスコンデンサの働きをも
するので電磁干渉フィルタとしての機能も合わせて共有
するサージ吸収部品が得られる。
さらに、従来の二端子構造のサージ吸収部品は信号導体
路とグランド導体との間を架橋しているので、サージ吸
収部品自体が有するインダクタンスが信号導体路とグラ
ンド導体との間に発生し、このインダクタンスがサージ
吸収部品のグランド端子に直列に挿入される。このため
、サージ吸収部品のサージ応答速度が遅くなり、サージ
吸収作用が阻害される場合があった。これに対して本発
明に係る三端子構造のサージ吸収部品は信号導体路の一
部を構成するため、サージ吸収部品自体が有するインダ
クタンスが信号導体路に直列に挿入される。この結果、
サージ吸収部品のグランド端子にはほとんどこのインダ
クタンスが影響せず、そのため、サージ吸収部品のサー
ジ応答速度が速くなり、サージ吸収作用が充分発揮され
るサージ吸収部品が得られる。
路とグランド導体との間を架橋しているので、サージ吸
収部品自体が有するインダクタンスが信号導体路とグラ
ンド導体との間に発生し、このインダクタンスがサージ
吸収部品のグランド端子に直列に挿入される。このため
、サージ吸収部品のサージ応答速度が遅くなり、サージ
吸収作用が阻害される場合があった。これに対して本発
明に係る三端子構造のサージ吸収部品は信号導体路の一
部を構成するため、サージ吸収部品自体が有するインダ
クタンスが信号導体路に直列に挿入される。この結果、
サージ吸収部品のグランド端子にはほとんどこのインダ
クタンスが影響せず、そのため、サージ吸収部品のサー
ジ応答速度が速くなり、サージ吸収作用が充分発揮され
るサージ吸収部品が得られる。
第１図は、本発明の第１実施例であるサージ吸収部品の
分解斜視図、第２図（ａ）、（ｂ）はそのサージ吸収部
品の外観を示す斜視図、第３図はその電気等価回路図で
ある。第４図、第５図はサージ吸収部品の取付は方法を
説明する平面図である。 第６図は本発明の第２実施例であるサージ吸収部品の分
解斜視図、第７図はそのサージ吸収部品の外観を示す斜
視図である。第８図、第９図、第１０図、第１１図は従
来のサージ吸収部品を示すもので、第８図は従来のサー
ジ吸収部品の斜視図、第９図はその電気等価回路図、第
１０図、第１１図は従来のサージ吸収部品の取付は方法
を説明する平面図である。 １・・・サージ吸収部品（積層型チップ型三端子バリス
タ）、２ａ、２ｂ・・・基材（基材シート）、３・・・
信号電極、４・・・グランド電極、１１・・・サージ吸
収部品（積層型チップ型三端子バリスタ）、１２ａ、１
２ｂ・・・基材（基材シート）、１３ａ、１３ｂ、１３
ｃ −・信号電極、１４・・・グランド電極、（Ａ）、
（Ｂ）、（Ｃ）、（Ａｌ）、（Ａ２）。 （Ａ３）、 （Ｂｌ ）、 （Ｂ２）、 （Ｂ３）・・
・入出力信号端子、（Ｃ）・・・グランド端子。
分解斜視図、第２図（ａ）、（ｂ）はそのサージ吸収部
品の外観を示す斜視図、第３図はその電気等価回路図で
ある。第４図、第５図はサージ吸収部品の取付は方法を
説明する平面図である。 第６図は本発明の第２実施例であるサージ吸収部品の分
解斜視図、第７図はそのサージ吸収部品の外観を示す斜
視図である。第８図、第９図、第１０図、第１１図は従
来のサージ吸収部品を示すもので、第８図は従来のサー
ジ吸収部品の斜視図、第９図はその電気等価回路図、第
１０図、第１１図は従来のサージ吸収部品の取付は方法
を説明する平面図である。 １・・・サージ吸収部品（積層型チップ型三端子バリス
タ）、２ａ、２ｂ・・・基材（基材シート）、３・・・
信号電極、４・・・グランド電極、１１・・・サージ吸
収部品（積層型チップ型三端子バリスタ）、１２ａ、１
２ｂ・・・基材（基材シート）、１３ａ、１３ｂ、１３
ｃ −・信号電極、１４・・・グランド電極、（Ａ）、
（Ｂ）、（Ｃ）、（Ａｌ）、（Ａ２）。 （Ａ３）、 （Ｂｌ ）、 （Ｂ２）、 （Ｂ３）・・
・入出力信号端子、（Ｃ）・・・グランド端子。
Claims (1)
- １．信号電極とグランド電極とが基材を間に挾んで交差
していて、前記信号電極の両端に接続された入出力信号
端子と前記グランド電極に接続されたグランド端子とを
有することを特徴とするサージ吸収部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217714A JP2504210B2 (ja) | 1989-08-23 | 1989-08-23 | サ―ジ吸収部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217714A JP2504210B2 (ja) | 1989-08-23 | 1989-08-23 | サ―ジ吸収部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0380503A true JPH0380503A (ja) | 1991-04-05 |
| JP2504210B2 JP2504210B2 (ja) | 1996-06-05 |
Family
ID=16708587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1217714A Expired - Lifetime JP2504210B2 (ja) | 1989-08-23 | 1989-08-23 | サ―ジ吸収部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504210B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412357A (en) * | 1992-03-25 | 1995-05-02 | Murata Mfg. Co., Ltd. | Noise filter having non-linear voltage-dependent resistor body with a resistive layer |
| EP0865782A2 (en) | 1997-03-17 | 1998-09-23 | Honda Giken Kogyo Kabushiki Kaisha | Electric wheelchair |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203503U (ja) * | 1985-06-07 | 1986-12-22 | ||
| JPS63211602A (ja) * | 1987-02-26 | 1988-09-02 | 日本電気株式会社 | 三端子型バリスタ |
-
1989
- 1989-08-23 JP JP1217714A patent/JP2504210B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203503U (ja) * | 1985-06-07 | 1986-12-22 | ||
| JPS63211602A (ja) * | 1987-02-26 | 1988-09-02 | 日本電気株式会社 | 三端子型バリスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412357A (en) * | 1992-03-25 | 1995-05-02 | Murata Mfg. Co., Ltd. | Noise filter having non-linear voltage-dependent resistor body with a resistive layer |
| EP0865782A2 (en) | 1997-03-17 | 1998-09-23 | Honda Giken Kogyo Kabushiki Kaisha | Electric wheelchair |
| US6095269A (en) * | 1997-03-17 | 2000-08-01 | Honda Giken Kogyo Kabushiki Kaisha | Electric wheelchair |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504210B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102029500B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| JP2767014B2 (ja) | ノイズフィルタ | |
| JP2001044076A (ja) | 表面実装ｒｃデバイス | |
| JPH05275958A (ja) | ノイズフィルタ | |
| JP3211816B2 (ja) | 複合部品 | |
| JPH08250309A (ja) | 複合積層電子部品 | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| US7724496B2 (en) | Multilayer vertically integrated array technology | |
| JPH0653049A (ja) | チップ型ｌｃフィルタ | |
| US7443267B2 (en) | Low-pass filter and low-pass filter array | |
| JPH04257112A (ja) | 積層チップｔ型フィルタ | |
| JPH1140459A (ja) | 複合電子部品 | |
| JPH10261547A (ja) | 面実装型複合素子の構造及びその製造方法 | |
| JPH0653048A (ja) | チップ型ｌｃフィルタ | |
| JP2504210B2 (ja) | サ―ジ吸収部品 | |
| JPH0416012A (ja) | ノイズ・フイルタ | |
| JP2643193B2 (ja) | ３端子型複合機能素子 | |
| JP2932768B2 (ja) | 抵抗付チップバリスタ | |
| JP2005229525A (ja) | Ｌｃ複合ｅｍｉフィルタ | |
| US7701323B1 (en) | Low profile discrete electronic components and applications of same | |
| JPH0338813A (ja) | Ｌｃ複合部品 | |
| JPH04277601A (ja) | バリスタ部品 | |
| JPS61102006A (ja) | サ−ジ吸収器 | |
| KR100514314B1 (ko) | 면설치형 전자회로유닛 | |
| JP3136760B2 (ja) | チップ型３端子コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |