JPS61102006A

JPS61102006A - サ−ジ吸収器

Info

Publication number: JPS61102006A
Application number: JP59224459A
Authority: JP
Inventors: 住吉　幹夫
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-10-24
Filing date: 1984-10-24
Publication date: 1986-05-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、電子機器を雷などの各種サージ電圧から保護
するサージ吸収器に関するものである。

従来例の構成とその問題点近年、電子機器の多機能化に伴ない、家電機器、情報通
信機器、産業機器分野等において、数多くのＩＣ，ＬＳ
Ｉなどの半導体が用いられている。

これらの半導体は、優れた機能を持つ反面、雷や誘導負
荷の開閉時に発生するサージ電圧に対して極めて敏感で
あり、誤動作あるいは破壊、機能停止に至る場合も少な
くない。このような有害なサージ電圧から半導体を保護
するために、酸化亜鉛やチタン酸ストロンチウムなどを
主成分とするセラミックバリスタが幅広く用いられてい
る。これらのバリスタは、単品適用で充分その効果を発
揮するが、そのサージ抑制効果をさらに向上させるため
に、抵抗器やインダクタンスなどのインピーダンス要素
と組合せ、複合サージ吸収器として適用する場合が増加
してきた。

このような従来のサージ吸収器について第４図を用いて
説明する。第４図は従来のサージ吸収器を被爆Ｉｔ薇器
に接続した状態の回路図で、１は被保護機器、２．３は
被保護機器１の信号線、４は信号［１２，３側の線間に
接続された第１のバリスタ、５は被保護機器１側の線間
に同様に接続された第２のバリスタ、６は第１のバリス
タ４と第２のバリスタ５との間で信号線２に直列に接続
されたインピーダンス要素の一例としての抵抗器、７は
前記２ｆｉｌＪのバリスタ４，５と１個の抵抗器６とで
π字型に構成されたサージ吸収器である。

まず、雷などのサージ電圧は信号線２，３間に発生する
が、そのサージ電圧は、第１段目に位置する第１のバリ
スタ４によって、そのサージエネルギーの多くは吸収さ
れ、ある程度低い電圧に抑制される。さらに、この抑制
された電圧は抵抗器６と第２のバリスタ５によってさら
に低い電圧に抑制され、被保護機器１にとって充分低い
電圧となる。従来、これらの複合サージ吸収器は、個々
のディスクリート部品の組合せによって形成されていた
。例えば、第１及び第２のバリスタ４，５は、酸化亜鉛
バリスタで、それぞれ２本のリード線をもつラジアルリ
ードタイプのもの、また抵抗器６は、必要な定格電力を
有した炭素皮膜抵抗器、金属皮膜抵抗器、ソリッド抵抗
器などのアクシャルリードタイプのものが、プリント基
板上に個別に装着されていた。しかしながら、このよう
な構成方法では、小型化、軽邑化が難しく、まだ組立て
に用する工数も高く、経済的な面においても問題があり
、小型で同様な特性を有するサージ吸収器が望まれてい
た。

発明の目的本発明は上記従来の欠点を解消するもので、従来と同等
な特性を持ち、小型・軽最で且つ組立て工数を低減でき
るサージ吸収器を提供することを目的とする。

発明の構成上記目的を達成するため、本発明のサージ吸収器は、板
状のバリスタ基板と、このバリスタ基板の両面にこのバ
リスタ基板を挟んで相対向するように形成されかつ少な
くとも一方が複数に分割された電極と、前記バリスタ基
板上でかつ前記分割された電極間に形成された抵抗体や
インダクタといったインピーダンス要素と、前記バリス
タ基板上に形成されて前記電極のうち終端となる電極を
前記バリスタ基板の縁部に引き出すプリント配線と、こ
れらプリント配線部分で前記バリスタ基板を挟み込む金
属製の外部端子とを備えた構成としたものである。

かかる構成によれば、１枚のバリスタ基板で、複数のバ
リスタ及び複数のインピーダンス要素が形成され、従来
のディスクリート複合サージ吸収器にとってかわること
が可能となる。

実施例の説明以下、本発明の実施例について、図面に基づいて説明す
る。

第１図は本発明の第１の実施例におけるサージ吸収器の
構成を示すもので、Ａは裏面図、Ｂは平面図、Ｃは側面
図である。第１図において、８は板状をなしたバリスタ
基板、９はバリスタ基板８の裏面に銀焼付けなどによっ
て形成された電極、１０、１１はバリスタ基板８の表面
に同様に形成された電極で、電極１０．１１は、電極９
にバリスタ基板８を介して対向する位置にある。また電
極１０は、適用上大きなエネルギーを吸収するため、電
極１１よりも広く設定しである。１２．１３．１４は終
端となる電極９．１０．１１からバリスタ基板８の縁部
まで引き伸ばされたプリント配線で、電極９．１０．１
１の形成時に電極９．１０．１１と同一材料で同時にス
クリーン印刷法などで形成される。１５．１６．１７は
プリント配線１２．１３．１４の縁部に接続された金属
製の外部端子で、バリスタ基板８を挟み込む形で固定さ
れ、高温半田などによってそれぞれ電気的に接続される
。１８は電極１０．１１間を接続する抵抗体で、バリス
タ基板８の表面に焼付けによって形成されたグレーズ抵
抗体である。このグレーズ抵抗体は量産性に富み、また
基板のフラット性を維持する特徴をもつ。このように構
成されたサージ吸収器は、実装時、外部端子１５．１６
．１７を残して、エポキシ樹脂などでコーティングされ
る。

以上のように構成された３本の外部端子１５．１６゜１
７をもつサージ吸収器は、第４図に示した従来のサージ
吸収器の回路と同様な構成を持つことになる。すなわち
、第１のバリスタ４は電極９，１０間で形成され、抵抗
６は抵抗体１８で、また第２のバリスタ５は電極９．１
１間でそれぞれ形成される。

外部端子１６は信号１ｍ２の線路側へ、外部端子１７は
信号線１７は信号線２の被保護機器１側へ、また外部端
子１５は信号線３に接続されることとなる。

このように本実施例によれば、１枚の板状のバリスタ基
板８で２個のバリスタと１個の抵抗体とを構成すること
が可能となり、小形・軽量・省スペースならびに組立工
数の低減を実現できる。

次に、本発明の第２の実施例について第２図及び第３図
に基づいて説明する。第３図は本発明の第２の実施例に
おけるサージ吸収器を被保護機器に接続した状態の回路
図で、第４図の回路構成を対称形としたものである。４
ａ、４ｂ及び５ａ。

５ｂはそれぞれ信号線２，３側のバリスタ及び被保護機
器１側のバリスタで、一端を共通としている。１９は接
地端子で、前記４個のバリスタ４ａ。

４ｂ、５ａ、５ｂの共通側端子となるものである。

５ａ　、５ｂは抵抗体である。なお、他の符号は第４図
と同様である。

第３図は本発明の第２の実施例におけるサージ吸収器を
示しており、基本的には第１の実施例の構成の２回路分
を１枚のバリスタ基板で構成したものである。第３図の
Ａは裏面図、Ｂは平面図、Ｃは側面図である。第３図に
おいて、９ａは板状のバリスタ基板８の裏面に設けられ
た電極、１０ａ。

１１ａ　、　１０ｂ　、　１１ｂはバリスタ基板８の表
面に形成された電極で、これらの電極１０ａ　、　１１
ａ　、　１０ｂ　。

１１ｂは前記電極９ａにバリスタ基板８を介して対向し
ている。１２ａ　、　１３ａ　、　１３ｂ　、　１４ａ
　、　１４ｂはそれぞれ電極９ａ　、　１０ａ　、　１
１ａ　、　１０ｂ　、　１１ｂからバリスタ基板８の縁
部まで引き伸ばされたプリント配線、２０．１６ｂ　、
　１７ｂ　、　１６ａ　、　１７ａはプリント配線９ａ
　、　１０ａ　、　Ｉｌａ　、　１０ｂ　、　１１ｂに
接続された金属製の外部端子、１８ａ　、　１８ｂはグ
レーズ抵抗体である。バリスタ４ａは電極９ａ、１０ａ
間で、バリスタ５ａは電極９ａ　、　１１ａ間で、バリ
スタ４ｂは電極９ａ　、　１０ｂ間で、バリスタ５ｂは
電極９ａ。

１１ｂ　ＩＩＪでそれぞれ形成される。また抵抗体６ａ
は抵抗体１８ａで、抵抗体６ｂは抵抗体１８ｂでそれぞ
れ形成される。外部端子１６ｂ　、　１６ａはそれぞれ
信号線２．３の線路側に接続され、外部端子１６ｂ。

１６ａは、信号線２，３の被保護機器１側へ接続される
。また外部端子２０は接地端子１９に接続される。

このように本実施例によれば、１枚のバリスタ基板８で
４個のバリスタと２個の抵抗とを構成することが可能と
り、小型・軽量・省スペース化及び組立工数の低減を、
第１の実施例よりもさらに効果的に実現できる。

なお、さらにより多くの回路、また実施例と異なる回路
をバリスタ基板上に構成することも可能である。例えば
、抵抗体１８．１８ａ、１８ｂとしてチップ抵抗体を用
いたものである。動作については第１及び第２の寥施例
と同様である。このようにチップ抵抗体を用いれば、用
途にって抵抗値を容易に変更することができ、また抵抗
焼付のように高温焼付処理が不要となり、バリスタ基板
８への特性影響が少なくなるという特徴を有する。また
チップ抵抗体として、単に直線的な特性を有するものだ
けでなく、ヒユーズ抵抗体、あるいは正特性サーミスタ
チップ抵抗体などの半導体抵抗体の接続も容易となるな
どの効果をも有する。

また別の例としては、インピーダンス要素として、抵抗
体１ｇ、　１８ａ　、　１８ｂの代わりにチップインダ
クタを用いることが挙げられる。通常、サージ電圧は数
十（ＫＨｚ　）〜１　（ＭＨ２）程度の高周波成分を含
んでいるが、これらの周波数成分に対しては、抵抗体よ
りもインダクタの方がより良いサージ電圧減衰特性を示
す。このチップインダクターをインピーダンス要素とし
て用いることにより、用途によるインダクタンス値の変
更が容易で、サージ電圧減衰特性が抵抗体よりも優れて
いる、焼付は時の影響が回避できるなどの効果が得られ
る。

なお、上記実施例では外部端子を一辺に集めたが、バリ
スタ基板８の他の部分に分散させて上記と同様の効果が
１！７られることは勿論である。

発明の詳細な説明したように本発明によれば、小型・軽量・省スペ
ース化が実現できると同時に、単一部品で複合回路が形
成されるため、組立て工数を低減できる。またインピー
ダンス要素として焼付抵抗体を用いることによって量産
性に富みかつ表面がフラットな基板を構成することがで
きる。またインピーダンス要素としてチップ抵抗体を用
いることによって、抵抗値の容易な制御、抵抗体の種類
・機能の多様化が可能となる。またインピーダンス要素
としてチップインダクタを用いることによって、優れた
サージ抑制特性が得られると同時に、インダクタンス値
の制御が容易となる。

【図面の簡単な説明】

第１図Ａは本発明の第１の実施例におけるサージ吸収器
の裏面図、同図Ｂは同平面図、同図Ｃは同側面図、第２
図は本発明の第２の実施例におけるサージ吸収器を被保
護機器に接続した状態の回路図、第３図Ａは同サージ吸
収器の裏面図、同図Ｂは同平面図、同図Ｃは同側面図、
第４図は従来のサージ吸収器を被検２１！ｍ器に接続し
た状態の回路図である。　　、８・・・バリスタ基板、９．９ａ　、　１０．１０ａ　
、　１０ｂ　。１１、１１ａ　、　ｌ１ｂ−・−電極、１２．１２ａ　
、　１３．１３ａ　、　１３ｂ　、　１４．１４ａ　、
　１ａｂ−・・プリント配線、１５．１６．１６ａ　、
　１６ｂ　、　１７．１７ａ　、　１７ｂ　、　２０−
・・外部端子、１８゜１８ａ　、　１８ｂ　−・・抵抗代理人　　　森　　本　　義　　弘第１図第２図第３図

Claims

【特許請求の範囲】１、板状のバリスタ基板と、このバリスタ基板の両面に
このバリスタ基板を挟んで相対向するように形成されか
つ少なくとも一方が複数に分割された電極と、前記バリ
スタ基板上でかつ前記分割された電極間に形成されたイ
ンピーダンス要素と、前記バリスタ基板上に形成されて
前記電極のうち終端となる電極を前記バリスタ基板の縁
部に引き出すプリント配線と、これらプリント配線部分
で前記バリスタ基板を挟み込む金属製の外部端子とを備
えたサージ吸収器。２、インピーダンス要素は、バリスタ基板上に焼付けて
形成された抵抗体である特許請求の範囲第１項記載のサ
ージ吸収器。３、インピーダンス要素は、チップ抵抗体である特許請
求の範囲第１項記載のサージ吸収器。４、インピーダンス要素は、インダクタである特許請求
の範囲第１項記載のサージ吸収器。５、インダクタがチップインダクタである特許請求の範
囲第４項記載のサージ吸収器。