JPH0380728A - フレーム同期送信タイミング方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 下り受信データフレームに対して上りの送信データフレ
ームを送出する際のタイミングが規定されている上り下
りの全二重送受信システムにおけるフレーム同期送信タ
イミング方式に関し、子機側のハードウェア構成を経済
的にし、かつ、正確な送信タイミングを得ることを目的
とし、下りの受信データフレームに対して上りの送信デ
ータフレームを送出する際のタイミングが規定されてい
る上り下りの全二重送受信システムにおいて、下りのデ
ータを受信する下りデータ受信手段と、該下りデータ受
信手段によるデータ受信時の受信要求に基づき受信処理
を行なう受信処理部と、該受信処理部からの受信データ
からフレーム同期パターンを検出するフレーム開明検出
部と、該フレーム同期検出部からの該フレーム同期パタ
ーンの検出信号と前記下りデータ受信手段からの通知で
あるビットカウント要求とに基づいて受信データのビッ
トカウントを行ない、所定計数値のときに送信タイミン
グ通知を送出するビットカウント処理部と、該送信タイ
ミング通知に基づいてデータの送信処理を行なう送信処
理部とをファームウェアで実現する制御手段と、該ＩＩ
Ｉ御手段からの送信すべきデータを上り送信データとし
て送信する上りデータ送信手段とを具備するよう構成す
る。

〔産業上の利用分野〕

本発明はフレーム同期送信タイミング方式に係り、特に
下り受信データフレームに対して上りの送信データフレ
ームを送出する際のタイミングが規定されている上り下
りの全二重送受信システムにおけるフレーム同期送信タ
イミング方式に関する。

上記の上り下りの全二重送受信システムとして、１台の
基地局と複数台の移動局とから構成された簡易自動車電
話システムでは、全二ｍ無線回線の１ＩＩ１１１を行な
う制御チャネルについては、基地局からの下りデータフ
レームに対して移動局からの上りのデータフレームを送
信するタイミングが規定されている。

従来より、このフレーム同期の送信タイミング手段は移
動局においてハードウェアで実現されているがミ移動局
をより経済的安価な構成とすることが簡易自動車電話シ
ステムを広く普及させるうえで要求されているため、上
記のフレーム同期の送信タイミング手段もより経済的な
構成とすることが必要とされる。

また、送信タイミングについても、誤差の少ない正確な
タイミングを得ることによる信頼性の向上が望まれる。

（従来の技術） 第５図は従来のフレーム同期送信タイミング方式の一例
の構成図を示す。第５図は前記簡易自動車電話システム
に適用した場合の、移動局における構成を示しており、
基地局からの下り受信データが受信フレーム８ビツトデ
ータ受信手段５１と受信フレーム１ビツトデータ受信手
段５２でシリアルに受信される。上記の受信データはフ
レーム単位で構成されており、受信フレーム８ビツトデ
ータ受信手段５１はこの受信データを直並列変換して８
ビット並列データをフレーム同期検出手段５３及び制御
手段５４に夫々供給する。

他方、受信フレーム１ビツトデータ受信手段５２は上記
の受信データを１ビツトずつ受信してビットカウンタ５
５へ供給する。このビットカウンタ５５は上記フレーム
同期検出手段５３により、固定パターンの８ビツトのフ
レーム同期パターンが検出された時にフレーム同期検出
手段５３より出力される検出信号によりセットされ、こ
の時点で送信タイミング通知を制御手段５４に行なう。

制御手段５４は受信フレーム８ビツトデータ受信手段５
１からの８ビツトデータが入力されるときは制御手段５
４内の受信処理部５６に対して受信データが存在するこ
とを通知し、受信データの処理要求を行なう。一方、移
動局の操作者が送信を行なうときは、送信処理部５７か
ら制御手段５４に対して送信要求を行なうと共に、送信
データを制御手段５４からの送信タイミング通知に基づ
いて転送する。この受信処理部５６及び送信処理部５７
は制御手段５４によるマイクロプロセッサを用いたファ
ームウェア処理により実現される。

制御手段５４から取り出された送信のための８ビツトデ
ータは送信フレームデータ送出手段５９により所定のフ
レームフォーマットに変換して送信データとしてシリア
ルに基地局へ送信する。

このように、この従来例によれば、フレーム同期手段５
３及びビットカウンタ５５をハードウェアで構成し、ま
たファームウェアにより受信要求に対してそのまま受信
処理を行ない、送信については送信タイミング通知をハ
ードウェアから受けて、フレーム同期信号検出時点の直
後のタイミングで送信データフレームを送出する送信処
理を行なう。

また、第６図は従来のフレーム同期送信タイミング方式
の他の構成図を示す。同図中、第５図と同一構成部分に
は同一符号を付し、その説明を省略する。第６図におい
て制御手段６１は受信データがあるときは１１制御手段
６１内の受信処理部６２に対して受信要求を行なう。受
信処理部６２はこれを受けて受信データをフレーム同期
検出部６３へ転送する。

フレーム同期検出部６３は受信データ中から固定パター
ンのフレーム同期信号を検出すると、タイマ処理部６４
のタイマセットを行ない、タイマ処理を開始させる。タ
イマ処理部６４はそれ以降、自ら生成した送信タイミン
グ通知を送信処理部６５ヘフレ一ム周期で送出する。送
信処理部６５はこの送信タイミング通知に基づいて送信
要求を制御手段６１に行なう。

この従来例は受信処理部６２及び送信処理部６５だけで
なく、フレーム同期検出部６３及びタイマ処理部６４も
制御手段５４によるマイクロプロセッサを用いたファー
ムウェア処理で構成し、−旦タイマ処理部６４がタイマ
セットされると、それ以降は自ら送信タイミング通知す
るから、フェージングによるデータエラーがあっても、
送信タイミングが得られるという特徴がある。

〔発明が解決しようとする課題〕

しかるに、第５図に示した従来方式はフレーム同期手段
５３とビットカウンタ５５を複雑なハードウェア回路で
構成しているため、回路規模が大きく、装置としてのコ
ストが高くつくという欠点がある。しかも、−度開発す
ると固定の送信タイミングしか得られないため、他のタ
イプの送信タイミングに対応できないという欠点も有し
ている。

また、第６図に示した従来方式は、フレーム同期検出部
６３及び送信タイミングを得るためのタイマ処理部６４
をファームウェアで行なっているから、ハードウェア的
には簡単な構成となっているものの、タイマ処理におい
てはソフトタイマによる時計処理に時間的誤差を伴うた
め、実際の下りの受信データフレームとは正確に同期が
とれず、誤差を生じてしまう欠点がある。

本発明は以上の点に鑑みてなされたもので、子機側のハ
ードウェア構成を経済的にし、かつ、正確な送信タイミ
ングを得ることができるフレーム同期送信タイミング方
式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図を示す。同図中、１１は下
りデータ受信手段で、下りのデータを受信する。１２は
制御手段で、受信処理部１３．フレーム開用検出部１４
．ビットカウント処理部１５及び送信処理部１６を有し
、これらをファームウェアで実現する。

ここで、上記の受信処理部１３は下りデータ受信手段１
１のデータ受信時の受信要求に基づき、受信データの処
理を行なう。フレーム同期検出部１４は受信データから
フレーム同期パターンを検出する。

ビットカウント処理部１５は上記のフレーム同期パター
ンの検出信号と下りデータ受信手段１１からの通知であ
るビットカウント要求とに基づいて受信データのビット
カウントを行ない、所定計数値のときに送信タイミング
通知を送出する。

送信処理部１６は上記の送信タイミング通知に基づいて
データの送信処理を行なう。また、上りデータ送信手段
１７は制御手段１２からの送信すべきデータを上り送信
データとして送信する。

〔作用〕

本発明では、フレーム同期検出部１４でフレーム同期パ
ターンを検出すると、ビットカウント処連部１５で受信
データのビットをカウントし、所定計数値に達した時点
で送信タイくング通知を行なうことをファームウェアで
実現する点に特徴がある。

これにより、ハードウェア構成は下りデータ受信手段１
１と上りデータ送信手段１７だけで済み、第５図に示し
た従来方式に比べてハードウェア構成を簡素化できる。

また、本発明ではタイマ処理でなく受信データのビット
カウントを行なっているから、第６図に示した従来方式
のようなタイマ処理による時間的誤差の累積による送信
タイミングの誤差の発生を防止することができる。

〔実施例〕

第２図は本発明方式の一実施例の構成図を示す。

同図中、第１図と同一構成部分には同一符号を付しであ
る。第２図に示す実施例は前記した簡易自動車電話シス
テムの移動局の構成の要部を示しており、図示しない基
地局からの下りの受信データが８ビツトデータ受信回路
２１及び１ビツト受信検出回路２２に夫々シリアルに供
給される。８ビツトデータ受信回路２１は入力受信デー
タを直並列変換して８ビツトの並列データを８ピツト汎
用マイクロプロセツサ（以下、単にマイクロプロセッサ
と記す〉２３に入力すると共に、８ビット受信割込み通
知をマイクロプロセッサ２３に対して行なう。

一方、１ビツト受信検出回路２２は受信データを１ビツ
ト検出する毎に、マイクロプロセッサ２３に対して１ビ
ット受信割込み通知を行なう。

本実施例においては、この１ビツト受信検出回路２２に
よりマイクロプロセッサ２３に対し、１ビツト毎に受信
データを受信したことのみを通知させるための割込み要
求を行なう点が、本実施例におけるハードウェア構成上
の特徴である。

マイクロプロセッサ２３はリード・オンリ・メモリ（Ｒ
ＯＭ）２４及びランダム・アクセス・メモリ（ＲＡＭ）
２５と共に、前記制御手段１２を構成しており、これら
により、前記した受信処理部１３．フレーム同期検出部
１４．ビットカウント処ｙ１１部１５及び送信処理部１
６をファームウェア処理で実現する。また、マイクロプ
ロセッサ２３は送信すべきデータを８ビツトずつ並列に
８ビツト送信回路２６に供給し、ここで並直列変換させ
、所定のフォーマットとした送信データをシリアルにモ
デム（図示せず）へ出力する。

次に、前記フレーム同期検出部１４及びビットカウント
処理部１５の動作について第３図のフローチャート及び
第４図の送信タイくング説明図と共に説明する。

第３図において、最初の２つのステップ１０１と１０２
が前記フレーム同期検出部１４によるファームウェア処
理を示し、残りのステップ１０３〜１１７が前記ビット
カウント処理部１５によるファームウェア処理を示す。

まず、ステップ１０１で受信データから固定パターンの
フレーム同期パターンが存在するか否か検出し、存在す
るときは連続する２フレームでフレーム同期パターンが
検出されたか否かの判定を行なう。

連続する２フレームでフレーム同期パターンが検出され
ると、ビットカウント処理部１５によるファームウェア
処理に移り、初めに前記８ビット並列の受信データが入
力される毎にごットカウンタを８ビツトずつカウントダ
ウンしくステップ１０３）　、続いてその計数値が１フ
レ一ム分のカウント終了直前の値かの判定を行なう（ス
テップ１０４）。

ここで、例えば下りの受信データ１フレーム当りのデー
タビット長を２４０ビツト、送信フレームデータを送出
するタイミングとして、下りの受信データフレームのフ
レーム同期パターンの直後に同期させるものと規定され
ている場合について説明する。また、下りの受信データ
の１フレームのフォーマットは第４図（Ａ）に示す如く
、固定パターンのビットシンクＢＳと、固定パターンの
フレーム同期パターンＦＳと、データＤＡＴＡとが時系
列的に合成されており、ＢＳ及びＦＳはいずれも８ビツ
トの整数倍のビット長であるものとする。

マイクロプロセッサ２３〈ビットカウント処理部１５）
はビットカウンタをステップ１０３で２４０ビツトから
８ビツト毎にカウントダウンしていき、ステップ１０４
でビットカウンタの値が１フレームの終了の直前のｌａ
（例えば“４″）に達したことを検出すると、ステップ
１０５で１ビット受信割込み通知ＩＲＱをイネーブルに
して、続くステップ１０６で１ビツト受信検出回路２２
からの１ビツト受信データが入力される毎にビットカウ
ンタをカウントダウンさせる処理に切替える。このよう
に、本実施例では１ビット受信割込み通知ＩＲＱは通常
マスクしておき、最低限必要な時点でのみイネーブルに
しておくことで、マイクロプロセッサ２３に不要な負荷
をかけずに済み、マイクロブロセッ＋Ｊ２３の処理能力
の低下を最小限に止めている。

次にステップ１０７でビットカウンタが１フレ一ム分の
カウント終了したか否かを、計数値が″０″であるか否
かに基づいて判定し、′０”でなければステップ１０６
に戻り１ビツトずつのカウントダウンを継続し、“Ｏ”
に達するとステップ１０８に進み１ビット受信割込み通
知ＩＲＱを再びマスクにした後ステップ１０９に進んで
８ビツト毎のカウントダウン処理に再び切替えるため、
ごットカウンタの端数処理を行なう。この端数処理は、
“２４０”から“４″を差し引いた値“２３６”をビッ
トカウンタにプリセットする処理である。

以上は送信要求がないときの処理であるが、次に送信要
求があるときの処理について説明する。

上記のステップ１０９のビットカウンタの端数処理に続
い′〔、ステップ１１０でビットカウンタを“２３６”
から８ビツトカウントダウンし、ステップ１１１で１フ
レ一ム分のカウント終了直前の値“４″になったか否か
判定し、なっていないときはステップ１１０に戻る。

このようにして、°８ビット並列受信データが第４図（
Ｃ）に模式的に示す如く入力される毎に、同図（Ｄ）に
示す如くビットカウンタの値を８ビツトずつカウントダ
ウンしていき１１数値が“４″に達すると、同図（Ｂ）
に模式的に示す如く１ビット受信割込み通知ＩＲＱをイ
ネーブル（ＥＮ）にしく第３図のステップ１１２）　、
ビットカウンタを受信データを１ビット受信する毎に、
同図（Ｂ）、（Ｄ）に示す如く計数値が“０１１になる
まで“１”ずつカウントダウンしていく（ステップ１１
ｓ；　１１４）。

計数値が“０″のときは、フレ：ム同朋パターンＦＳの
直後のデータＤＡＴＡの最初の１ビット位置であり、こ
のとき第４図（Ｂ）に模式的に示す如く１ビット受信割
込み通知ＩＲＱを再びマスクしく第３図のステップ１１
５）　、送信タイミングとして送信処理を起動しく同、
ステップ１１６）、前記ステップ１０９と同じビットカ
ウンタの端数処理を行なう（同、ステップ１１１〉。上
記のステップ１１６の送信処理の起動により、第４図（
Ｅ）に模式的に示す如く、ビットカウンタの副数値“Ｏ
Ｉｔの時点から送信フレームデータが送信される。ステ
ップ１１７のビットカウンタ端数処理が終了すると、再
びステップ１１０に戻り、８ビツトずつのダウンカウン
ト処理に入る。

このように、本実施例によれば、受信データが入力され
る毎にビットカウンタをカウントダウンし、１数値が“
ＯＮになった時点で送信タイミング通知を行なうように
しているため、タイマ処理のような時間的誤差に起因す
る送信タイミングのずれが発生することは全くなく、正
確な送信タイミング通知ができる。

また、本実施例によれば、１ビツト受信通知をマイクロ
プロセッサ２３への割込み通知でビットカウント処理す
るが、常時割込みを受付けると？イクロプロセッサ２３
の処理能力が低下するため、最低限必要な時のみ１ビッ
ト受信割込み通知を受付けることでマイクロプロセッサ
２３に不要な負荷をかけないようにしている。

なお、本発明は上記の実施例に限定されるものではなく
、１対Ｎの基地局と移動局から構成される移動通信シス
テムの移動局に広く適用することができる。

（発明の効果） 上述の如く、本発明によれば、ハードウェア構成を簡素
化できるため、回路規模を小さくできると共に装置のコ
ストダウンができ、またソフトタイマ処理でなく受信デ
ータのビットカウントにより送信タイミング通知を行な
うようにしているため、正確な送信タイミング通知を行
なうことができ、更に送信タイミング通知を可変設定で
きるので、他の移動通信システムに適用する場合にも有
利である等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の一実施例の構成図、 第３図は本発明の要部の一実施例の動作説明用フローチ
ャート、 第４図はビットカウンタによる送信タイミング説明図、 第５図は従来方式の一例の構成図、 第６図は従来方式の他の例の構成図である。 図において、 １１は下りデータ受信手段、 １２は制御手段、 １３は受信処理部、 １４はフレーム同期検出部、 １５はビットカウント処理部、 １６は送信処理部、 １７は上りデータ送信手段、 ２１は８ビツトデータ受信回路、 ２２は１ビツト受信検出回路、 ２３は８ビツト汎用マイクロプロセツサを示す。

Claims (1)

1. 【特許請求の範囲】 下りの受信データフレームに対して上りの送信データフ
   レームを送出する際のタイミングが規定されている上り
   下りの全二重送受信システムにおいて、 下りのデータを受信する下りデータ受信手段（１１）と
   、 該下りデータ受信手段（１１）によるデータ受信時の受
   信要求に基づき受信処理を行なう受信処理部（１３）と
   、該受信処理部（１３）からの受信データからフレーム
   同期パターンを検出するフレーム同期検出部（１４）と
   、該フレーム同期検出部（１４）からの該フレーム同期
   パターンの検出信号と前記下りデータ受信手段（１１）
   からの通知であるビットカウント要求とに基づいて受信
   データのビットカウントを行ない、所定計数値のときに
   送信タイミング通知を送出するビットカウント処理部（
   １５）と、該送信タイミング通知に基づいてデータの送
   信処理を行なう送信処理部（１６）とをファームウェア
   で実現する制御手段（１２）と、 該制御手段（１２）からの送信すべきデータを上り送信
   データとして送信する上りデータ送信手段（１７）と、 を具備することを特徴とするフレーム同期送信タイミン
   グ方式。