JPH0382148A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0382148A
JPH0382148A JP1217350A JP21735089A JPH0382148A JP H0382148 A JPH0382148 A JP H0382148A JP 1217350 A JP1217350 A JP 1217350A JP 21735089 A JP21735089 A JP 21735089A JP H0382148 A JPH0382148 A JP H0382148A
Authority
JP
Japan
Prior art keywords
pellet
lead
leads
group
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1217350A
Other languages
Japanese (ja)
Inventor
Sumio Okada
澄夫 岡田
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1217350A priority Critical patent/JPH0382148A/en
Publication of JPH0382148A publication Critical patent/JPH0382148A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To make it possible to secure sufficiently the heat transfer paths from a semiconductor pellet to leads and to reduce the heat resistance of a package by a method wherein an insulating layer is interposingly provided between the pellet and the group of the inner parts of the leads, but a metal layer is formed on the whole surface of the insulating layer. CONSTITUTION:When a pellet 14 generates heat, the generated heat of the pellet 14 is transferred to a metal foil 13, on which the pellet 14 is fixed, and is diffused in the foil 13 as a whole. The heat diffused to a very large area in this foil 13 is dissipated in a resin-sealed package 17 with a very large surface area compared to that of the pellet 14 and at the same time, exceeds an insulating sheet 11 with the foil 13 applied thereon and is transferred to a group of central part inner leads 8B, which are positioned directly under the sheet 11. The heat transferred to the group of central part inner leads 8B is transferred to a group of outer leads 7 formed integrally with the central part inner leads 8B and is dissipated in a wiring board and the atmosphere through the group of outer leads 7.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術、特に、リードの配線
技術の改良に係り、例えば、デュアル・イン・ライン形
の樹脂封止パッケージを備えている半導体集積回路装置
(以下、DIP−IC1または、単にICということが
ある。)の製造に利用して有効な技術に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to semiconductor device manufacturing technology, particularly to improvement of lead wiring technology. The present invention relates to a technique effective for use in manufacturing a semiconductor integrated circuit device (hereinafter sometimes referred to as DIP-IC1 or simply IC).

〔従来の技術〕[Conventional technology]

従来から、メモリー系の半導体集積回路装置においては
、300m11  (7,62m5)の折り曲げ幅を有
するデュアル・イン・ライン形の樹脂封止パッケージが
使用されている。
Conventionally, a dual-in-line type resin-sealed package having a bending width of 300 m11 (7.62 m5) has been used in memory-based semiconductor integrated circuit devices.

最近、メモリー系の半導体集積回路装置は集積度の高ま
りに伴って、その半導体ペレットが長手方向に大きくな
ってきている。また、メモリー系の半導体集積回路装置
においては、半導体ペレットにおけるポンディングパッ
ドが、細長く形成された半導体ペレットにおける両方の
短辺に偏って配置されているという特徴がある。
Recently, as the degree of integration of memory-based semiconductor integrated circuit devices has increased, semiconductor pellets have become larger in the longitudinal direction. Furthermore, memory-based semiconductor integrated circuit devices are characterized in that the bonding pads on the semiconductor pellet are arranged biased toward both short sides of the semiconductor pellet, which is formed into an elongated shape.

そのため、メモリー系の半導体集積回路装置においてそ
の集積度がさらに高まった場合、デュアル・イン・ライ
ン形の樹脂封止パッケージにおいて3QQmilの折り
曲げ幅を維持するのは、きわめて困難になるという問題
点がある。すなわち、横幅が制限されているデュアル・
イン・ライン形の樹脂封止パッケージにおいて、長大化
され、かつ、ポンディングパッドが短辺に偏って配置さ
れている半導体ペレットを収めようとした場合、パッケ
ージ内におけるインナリードについての配線スペースが
不足してしまうためである。
Therefore, if the degree of integration of memory semiconductor integrated circuit devices increases further, there is a problem that it will be extremely difficult to maintain a bending width of 3QQmil in a dual-in-line resin-sealed package. . In other words, dual
In an in-line resin-sealed package, when trying to accommodate a semiconductor pellet that is long and has bonding pads biased toward the short side, there is insufficient wiring space for the inner leads within the package. This is because you end up doing it.

そこで、長大化され、かつ、ポンディングパッドが短辺
に偏って配置されている半導体ペレットを封止する場合
であっても、インナリードの配線スペースを充分に確保
することができる樹脂封止パッケージを備えている半導
体装置を提供することが要望される。
Therefore, even when sealing semiconductor pellets that are long and have bonding pads biased toward the short sides, a resin-sealed package can secure sufficient wiring space for the inner leads. It is desired to provide a semiconductor device having the following features.

このような要望に応するために、次のような半導体装置
が提案されている。
In order to meet such demands, the following semiconductor devices have been proposed.

すなわち、半導体ペレットと、互いに電気的に独立され
て外部端子を構成している複数本のリードと、各リード
と前記半導1体ペレットとの間にそれぞれ橋絡されてい
るボンディングワイヤと、これら半導体ペレット、リー
ドおよびボンディングワイヤ群を樹脂封止するパッケー
ジとを備えている半導体装置であって、前記リード群の
うち少なくとも一部のリードにおけるインナ部C以下、
インナリードということがある。)を前記パッケージ内
において前記半導体ペレットの下方に配線し、このイン
ナリードと半導体ペレットとの間に絶縁層を介設したも
のである。
That is, a semiconductor pellet, a plurality of leads that are electrically independent from each other and constitute external terminals, bonding wires that are bridged between each lead and the semiconductor pellet, and these. A semiconductor device comprising a semiconductor pellet, a lead, and a package for resin-sealing a group of bonding wires, the inner portion C and below of at least some of the leads of the group of leads,
It is sometimes called an inner lead. ) is wired below the semiconductor pellet within the package, and an insulating layer is interposed between the inner lead and the semiconductor pellet.

この半導体装置によれば、リード群のうち少なくとも一
部のインナリードが、その一部を樹脂封止パッケージ内
において半導体ペレットの下方に配線されているため、
当該インナリードについての配線スペースを充分に確保
することができる。
According to this semiconductor device, at least some of the inner leads of the lead group are partially wired below the semiconductor pellet within the resin-sealed package.
Sufficient wiring space can be secured for the inner lead.

したがって、例えば、横幅が制限されているデュアル・
イン・ライン形の樹脂封止パッケージにおいて、長大化
され、かつ、ポンディングパッドがその短辺に偏って配
置されている半導体ペレットを収めようとした場合であ
っても、パッケージ内においてインナリードを充分に配
線することができる。
Thus, for example, dual
In an in-line resin-sealed package, even if you are trying to accommodate a semiconductor pellet that is long and has bonding pads biased toward its short side, it is difficult to keep the inner leads inside the package. Can be wired sufficiently.

また、前記半導体ペレットの下方に配線されたインナリ
ードと、半導体ペレットとの間に絶縁層が介設されてい
るため、半導体ペレットとリード群との絶縁は良好に保
たれるとともに、半導体ペレットを樹脂封止パッケージ
内において強固に固定することができる。
Furthermore, since an insulating layer is interposed between the semiconductor pellet and the inner lead wired below the semiconductor pellet, good insulation is maintained between the semiconductor pellet and the lead group, and the semiconductor pellet is It can be firmly fixed within the resin-sealed package.

なお、このような半導体装置を述べである例としては、
日本国特許庁公開特許公報、特開昭57−114261
号、特開昭61−218139号、および、特開昭61
−258458号、がある。
An example of such a semiconductor device is as follows.
Japan Patent Office Published Patent Publication, JP 57-114261
No., JP-A No. 61-218139, and JP-A No. 61-Sho.
There is No.-258458.

〔発明が解決しようとするR題〕[Problem R that the invention attempts to solve]

しかし、前述したような半導体装置においてtL半導体
ペレットからリードのインナ部への伝熱経路について充
分な配慮がなされていないため、多ピンのもの程、バフ
ケージの熱抵抗が増大化してしまうという問題点がある
ことが、本発明者によって明らかにされた。
However, in the semiconductor device described above, sufficient consideration has not been given to the heat transfer path from the tL semiconductor pellet to the inner part of the lead, so the problem is that the thermal resistance of the buff cage increases as the number of pins increases. The present inventor has revealed that there is.

本発明の目的は、ペレットからリードへの伝熱経路を充
分に確保することができ、パフケージの熱抵抗を低減化
することができる半導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device in which a sufficient heat transfer path from the pellet to the lead can be ensured and the thermal resistance of the puff cage can be reduced.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段ゴ 本IIIにおいて開示される発明のうち代表的なものの
概要を説明すれば、次の通りである。
[Means for Solving the Problems] Representative inventions disclosed in Book III are summarized as follows.

すなわち、半導体ペレットと、互いに電気的に独立され
て外部端子をそれぞれfII威している複数本のリード
と、各リードのインナ部と前記半導体ペレットとの間に
それぞれ橋絡されているボンディングワイヤと、これら
半導体ペレット、リードのインナ部およびボンディング
ワイヤを樹脂封止するパフケージとを備えている半導体
装置において、前記各リードのインナ部が前記半導体ペ
レットの少なくとも近傍に位置されており、このインナ
部群上にtlA縁層が形成されているとともに、この絶
縁層上に金属層が形成されており、この金属層上に前記
半導体ペレットがボンディングされていることを特徴と
する。
That is, a semiconductor pellet, a plurality of leads that are electrically independent from each other and each connect an external terminal, and a bonding wire that is bridged between the inner part of each lead and the semiconductor pellet. In a semiconductor device comprising these semiconductor pellets, inner portions of leads, and a puff cage for resin-sealing bonding wires, the inner portion of each lead is located at least near the semiconductor pellet, and the inner portion group A tlA edge layer is formed thereon, a metal layer is formed on this insulating layer, and the semiconductor pellet is bonded onto this metal layer.

〔作用〕[Effect]

前記した手段によれば、半導体ペレットとリードのイン
ナ部群との間には絶縁層が介設されているが、絶縁層に
は金属層が全面に形成されているため、半導体ペレット
の発熱はこの金属層に伝導した後、この金属層の全面に
よりリード全体に伝導されて行く、このため、熱伝導効
率がきわめて高くなり、半導体ペレットからリードの熱
抵抗が低減されることにより、半導体装置全体としての
放熱性能が高められる。
According to the above-mentioned means, an insulating layer is interposed between the semiconductor pellet and the inner part group of the leads, but since the insulating layer is entirely covered with a metal layer, the heat generation of the semiconductor pellet is suppressed. After being conducted to this metal layer, it is conducted to the entire lead by the entire surface of this metal layer. Therefore, the heat conduction efficiency is extremely high, and by reducing the thermal resistance from the semiconductor pellet to the lead, the entire semiconductor device is heated. The heat dissipation performance is improved.

〔実施例1〕 第1図は本発明の一実施例であるDIP−ICを示す一
部切断斜視図、第2図はその側面図中央縦断面図、第3
図はその正面図中央縦断面図である。第4図〜第6図は
その製造方法を説明する各説明図である。
[Example 1] Fig. 1 is a partially cutaway perspective view showing a DIP-IC which is an embodiment of the present invention, Fig. 2 is a side view and a central vertical sectional view thereof, and Fig.
The figure is a front view and a central vertical sectional view. FIGS. 4 to 6 are explanatory diagrams illustrating the manufacturing method.

本実施例において、本発明に係る半導体装置はDIP・
ICl3として構成されており、半導体ペレット14と
、互いに電気的に独立されて外部端子を構成しており、
後記する樹脂封止パッケージの外部に引き出されている
アウタ部(以下、アウタリードという、)7、およびパ
ッケージの内部に配線されているインナ部(以下、イン
ナリードという、)8から成る複数本のり一部6と、各
インナリードと前記半導体ペレットとの間にそれぞれ橋
絡されているボンディングワイヤ16と、これら半導体
ペレット、インナリードおよびボンディングワイヤ群を
樹脂封止するパッケージ17とを備えている。そして、
前記インナリード8群のうち少なくとも一部のインナリ
ード8Bが、その一部を前記パッケージ内において前記
半導体ペレットの下方に配線されており、半導体ペレッ
トの下方に配線されたインナリード8B群の一部の上に
、絶縁層としての絶縁シー)11が固着されているとと
もに、この絶縁シー)11上に金属層としての金属箔1
3が固着され、この金属箔13上に半導体ペレットがボ
ンディングされている。
In this example, the semiconductor device according to the present invention is a DIP
It is configured as an ICl3, and constitutes an external terminal electrically independent from the semiconductor pellet 14,
A plurality of wires consisting of an outer part (hereinafter referred to as "outer lead") 7 drawn out to the outside of the resin-sealed package (described later) and an inner part (hereinafter referred to as "inner lead") 8 wired inside the package. 6, bonding wires 16 bridged between each inner lead and the semiconductor pellet, and a package 17 for sealing the semiconductor pellet, inner lead, and bonding wire group with resin. and,
At least some of the inner leads 8B of the group of 8 inner leads are partially wired below the semiconductor pellet in the package, and some of the inner leads 8B of the group of inner leads 8B are wired below the semiconductor pellet. An insulating sheet) 11 as an insulating layer is fixed thereon, and a metal foil 1 as a metal layer is placed on this insulating sheet) 11.
3 is fixed, and a semiconductor pellet is bonded onto this metal foil 13.

また、パッケージの外部において、アウタリード群は下
向きに屈曲成形されており、対向するリードの折り曲げ
幅は300m1lに設定されている。このように構成さ
れているDIP・ICは、次のような製造方法により製
造されている。
Further, on the outside of the package, the outer lead group is bent downward, and the bending width of the opposing leads is set to 300 ml. The DIP IC configured as described above is manufactured by the following manufacturing method.

以下、本発明の一実施例であるこのDIP−ICの製造
方法が説明される。この説明により、前記[)IP−I
Cについての構成の詳細が明らかにされる。
A method of manufacturing this DIP-IC, which is an embodiment of the present invention, will be explained below. With this explanation, the above [)IP-I
Configuration details for C are revealed.

本実施例において、DIP−ICの製造方法には、第4
図に示されている多連リードフレーム1が使用されてい
る。この多連リードフレームは4270イやコバール等
のような鉄系(鉄またはその合金)材料、または、燐青
銅や無酸素銅等のような銅系(IRまたはその合金)材
料からなる薄い(例えば、肉厚が0−0−25a板材を
用いられて、打ち抜きプレス加工、またはエツチング加
工等のような適当な手段により一体成形されている。こ
の多連リードフレームlには複数の単位リードフレーム
2が一方向に1列に並設されている。
In this example, the DIP-IC manufacturing method includes a fourth
A multi-lead frame 1 shown in the figure is used. This multi-lead frame is made of a thin (e.g. , a plate material with a wall thickness of 0-0-25a is used, and is integrally formed by suitable means such as punching press processing or etching processing.This multiple lead frame l includes a plurality of unit lead frames 2. are arranged in one row in one direction.

単位リードフレーム2は位置決め孔3aが開設されてい
る外枠3を一対備えており、両外枠3.3は所定の間隔
で平行で、かつ、一連にそれぞれ延設されている。la
り合う単位リードフレーム2.2間には一対のセクショ
ン枠4が両外枠3.3間に互いに平行に配されて一体的
に架設されており、これら外枠、セクション枠により形
成される略長方形の枠体内に単位リードフレーム2が構
成されている。
The unit lead frame 2 includes a pair of outer frames 3 each having a positioning hole 3a, and both outer frames 3.3 are parallel to each other at a predetermined interval and extend in series. la
A pair of section frames 4 are disposed parallel to each other between both outer frames 3.3 and are integrally constructed between the unit lead frames 2.2, which are connected to each other. A unit lead frame 2 is constructed within a rectangular frame.

各単位リードフレーム2において、両外枠3.3には一
対のダム部材5が両セクション枠4.4の内側位置にお
いて互いに平行に、かつ略対称形れている0両ダム部材
5.5には複数本のリード6が長手方向に等間隔に配さ
れて、互いに平行で、ダム部材5と直交するように一体
的に突設されている。ダム部材5における隣り合うリー
ド6.6間の部分は後述するパッケージ成形特に後記す
るレジンの流れをせき止めるダム5aを実質的に構成す
るようになっている。
In each unit lead frame 2, a pair of dam members 5 are arranged on both outer frames 3.3, and two dam members 5.5 are arranged parallel to each other and approximately symmetrically at inner positions of both section frames 4.4. A plurality of leads 6 are arranged at regular intervals in the longitudinal direction, are parallel to each other, and integrally protrude perpendicular to the dam member 5. A portion of the dam member 5 between adjacent leads 6.6 substantially constitutes a dam 5a for blocking the flow of package molding, which will be described later, and in particular, the flow of resin, which will be described later.

各リード6の外側部分は後述するように樹脂封止パッケ
ージの外部に突出されるため、アウタリード7をそれぞ
れ構成するようになっており、各アウタリード7ばその
先端部がセクション枠4に機械的にそれぞれ接続される
ことにより、それに保持された状態になっている。
As will be described later, the outer portion of each lead 6 protrudes to the outside of the resin-sealed package, and therefore constitutes an outer lead 7, and the tip of each outer lead 7 is mechanically attached to the section frame 4. By being connected to each other, the state is maintained.

他方、各リード6の内側部分は後述するように樹脂封止
パッケージの内部に封入されるため、インナリード8を
それぞれ構成するようになっている。そして、各インナ
リード8の自由端部である内側端部は、単位リードフレ
ーム2の空所内における両短辺側の所定位置を通る一直
線上に整列すリード8の端部は後記する半導体ペレット
のポンディングパッドに対向されることにより、ワイヤ
ボンディング部9をそれぞれ実質的に構成するようにな
っている。
On the other hand, since the inner portions of each lead 6 are sealed inside a resin-sealed package as described later, they constitute inner leads 8, respectively. The inner ends, which are the free ends of each inner lead 8, are aligned on a straight line passing through predetermined positions on both short sides within the space of the unit lead frame 2. By being opposed to the bonding pads, each substantially constitutes a wire bonding portion 9.

本実施例において、このインナリード8群は211類に
大別することができる。すなわち、一方は通常のDIP
−ICにおけるインナリードと同様、単位リードフレー
ム2の空所内の周辺部における空スペースを利用して配
線されるインナリード(以下、周辺部インナリード8A
という、)の−群であり、他方は、通常のDIP−IC
におけるインナリードと全く異なり、単位リードフレー
ム2の空所内の中央部における空スペースを利用して配
線されるインナリードC以下、中央部インナリード8B
という、)の−群である。Ii1辺部インナリード8A
はそのワイヤボンディング部9Aが周辺部側から中央部
に向けて延設されており、中央部インナリード8Bはそ
のワイヤボンディング部9Bが中央部倒から周辺部に向
けて延設されている。但し、周辺部および中央部いずれ
のインナリード8A、8Bにおけるワイヤボンディング
部9A、9Bも所定の位置で一直線上に整列されている
。そして、中央部インナリード8B群は後記する半導体
ペレットの下方に配線されることになる。
In this embodiment, the 8 groups of inner leads can be roughly classified into 211 types. That is, one is a normal DIP
- Similar to the inner leads in an IC, the inner leads (hereinafter referred to as peripheral inner leads 8A) are wired using the empty space at the periphery of the unit lead frame 2.
), and the other is a normal DIP-IC
Completely different from the inner leads in , the inner leads C and below are wired using the empty space in the center of the unit lead frame 2, and the center inner leads 8B.
This is the − group of ). Ii1 side inner lead 8A
The wire bonding portion 9A of the inner lead 8B extends from the periphery toward the center, and the wire bonding portion 9B of the center inner lead 8B extends from the center toward the periphery. However, the wire bonding parts 9A and 9B in the inner leads 8A and 8B in both the peripheral part and the central part are also aligned in a straight line at predetermined positions. The central inner lead 8B group will be wired below the semiconductor pellet to be described later.

このようにして、本実施例に係る単位リードフレーム2
においては、中央部インナリード8B群が単位リードフ
レーム2の空所内における中央部領域に配線されている
ため、当該空所全体をきわめて有効に使用することがで
き、その結果、単位リードフレーム2の空所が細長く設
定されている場合であっても、インナリード8群の全て
を、互いに接触し合うことなく、適正かつ安全に配線す
ることができる。
In this way, the unit lead frame 2 according to this embodiment
In this case, the group of central inner leads 8B are wired in the central region within the empty space of the unit lead frame 2, so the entire empty space can be used extremely effectively, and as a result, the inner leads 8B of the unit lead frame 2 are Even if the space is set to be long and narrow, all eight groups of inner leads can be properly and safely wired without coming into contact with each other.

このようにI戒されているリードフレームLには各単位
リードフレーム2毎に金i箔付き!!縁シート・ボンデ
ィング作業、ペレット・ボンディング作業、続いて、ワ
イヤ・ボンディング作業が実施される。これらのボンデ
ィング作業はリードフレーム1が直列方向にピンチ送り
されることにより、各単位リードフレーム2毎に順次実
施される。
In this way, each unit lead frame 2 of the lead frame L with the I precept comes with gold i foil! ! An edge sheet bonding operation, a pellet bonding operation, followed by a wire bonding operation is performed. These bonding operations are sequentially performed for each unit lead frame 2 by pinch-feeding the lead frame 1 in the serial direction.

そして、これらのボンディング作業により、第5図およ
び第6図に示されている中間製品が製造される。
Through these bonding operations, intermediate products shown in FIGS. 5 and 6 are manufactured.

まず、絶縁シート・ボンディング作業により、金属箔付
き絶縁シー)11が単位リードフレーム2における中央
部インナリード8B群上に、接着剤からなるポンディン
グ層12を介設されて接着される。
First, by an insulating sheet bonding operation, the insulating sheet 11 with metal foil is bonded onto the group of central inner leads 8B of the unit lead frame 2 with a bonding layer 12 made of adhesive interposed therebetween.

本実施例において、このIl!縁シー)11はポリイミ
ド系樹脂フィルムのように絶縁性が良好な材料を用いら
れて形成されている。@緑シート11は後記する半導体
ペレットの平面形状よりも大きい長方形形状に形成され
ている。絶縁性維持と、機械的強度との相関関係から、
絶縁シート1は厚さが125μm程度であることが望ま
しい、ポンディング1i12を形成する接着剤としては
、ポリエーテルアミドイミド等のような熱可塑性のもの
、または、エポキシ等のような熱硬化性のものが使用さ
れている。
In this embodiment, this Il! The edge sheath 11 is made of a material with good insulation, such as a polyimide resin film. @The green sheet 11 is formed into a rectangular shape that is larger than the planar shape of a semiconductor pellet to be described later. From the correlation between insulation maintenance and mechanical strength,
The thickness of the insulating sheet 1 is preferably about 125 μm. The adhesive for forming the bonding 1i12 is a thermoplastic material such as polyetheramide imide, or a thermosetting material such as epoxy. things are used.

そして、この絶縁シートll上には金属箔13が予め被
着されている。この金属箔13は銅系(w4合金)材料
のような熱伝導性の良好な金属材料を用いられて形成さ
れており、溶着や蒸着等のような適当な手段により、絶
縁シー1−11の全面に均一に被着されている。この金
属箔13は半導体ペレットの発熱を効果的に拡散させる
ために充分な厚さに形成されている。
A metal foil 13 is previously applied onto the insulating sheet ll. This metal foil 13 is formed using a metal material with good thermal conductivity such as a copper-based (W4 alloy) material, and is formed by forming the insulation sheet 1-11 by a suitable means such as welding or vapor deposition. It is evenly coated over the entire surface. This metal foil 13 is formed to have a sufficient thickness to effectively diffuse the heat generated by the semiconductor pellet.

次に、前工程において4MDRAMの集積回路が作り込
まれた半導体ペレット(以下、ペレットという、)14
が各単位リードフレーム2における絶縁シート11に被
着された金属箔13上に、Agペースト等から成るボン
ディング層15を介設されてボンディングされる。この
とき、ペレット14は金属7613に対して略同心的に
配設される。ペレット14を金属箔13に固着するボン
ディング層15を形成するための接着剤としては、可及
的に熱伝導性の良好な材質のものを使用することが望ま
しい。
Next, a semiconductor pellet (hereinafter referred to as pellet) 14 in which a 4M DRAM integrated circuit was fabricated in the previous process
is bonded to the metal foil 13 attached to the insulating sheet 11 of each unit lead frame 2 with a bonding layer 15 made of Ag paste or the like interposed therebetween. At this time, the pellets 14 are arranged approximately concentrically with respect to the metal 7613. As the adhesive for forming the bonding layer 15 that fixes the pellet 14 to the metal foil 13, it is desirable to use a material with as good thermal conductivity as possible.

シートlI上の金属箔13にボンディングされたペレッ
ト14の電極パッドと、単位リードフレーム2における
インナリード8のワイヤボンディング部9との間に、ワ
イヤ16がその両端部をそれぞれボンディングされて橋
絡される。これにより、ペレット14に作り込まれてい
る集積回路は電極パッド、ワイヤ16、インナリード8
およびアウタリード7を介して電気的に外部に引き出さ
れることになる。
A wire 16 is bridged by bonding both ends of the wire 16 between the electrode pad of the pellet 14 bonded to the metal foil 13 on the sheet II and the wire bonding portion 9 of the inner lead 8 in the unit lead frame 2. Ru. As a result, the integrated circuit built into the pellet 14 includes electrode pads, wires 16, and inner leads 8.
And it is electrically drawn out to the outside via the outer lead 7.

このようにしてペレットおよびワイヤ・ボンディングさ
れた多遮り一部フレームには、各単位リードフレーム毎
に樹脂封止パッケージ17がトランスファ成形装置(図
示せず)を使用されて成形される。そして、樹脂封止成
形されたパッケージ17の内部には、ペレット14、金
属箔13付き絶縁シート11.インナリード8およびボ
ンディングワイヤ16が樹脂封止されることになる。
A resin-sealed package 17 is molded for each unit lead frame into the multi-blocking partial frame that has been subjected to pellet and wire bonding in this manner using a transfer molding device (not shown). Inside the resin-sealed package 17, there are pellets 14, an insulating sheet 11 with metal foil 13. Inner leads 8 and bonding wires 16 are sealed with resin.

その後、多連リードフレームはリード切断成形工程にお
いて各単位リードフレーム毎に、外枠およびダムを切り
落とされるとともに、アウタリードを下向きに屈曲成形
される。
Thereafter, the outer frame and dam of the multiple lead frame are cut off for each unit lead frame in a lead cutting and forming process, and the outer leads are bent downward.

次に作用を説明する。Next, the action will be explained.

このDIP−ICが実装された後、または、出荷前のV
、験中等々において、ペレット14が発熱した場合、ペ
レット14の発熱はペレット14が固着されている金属
箔13に伝達され、当該金属箔13において全体的に拡
散される。この金属箔13においてきわめて広い範囲に
拡散された熱iLベレント14の表面積に比べてきわめ
て大きな表面積をもって樹脂封止パッケージ17に放熱
されるとともに、金属fM13が被着された絶縁シート
11を越えて、その真下に位置する中央部インナリード
8B群に伝達される。中央部インナリード8B群に伝達
された熱は、中央部インナリード8Bに一体となったア
ウタリード7群にそれぞれ伝達され、アウタリード7群
を通して配線基板および大気中に放熱される。このよう
にして、ペレッ[−14からアウタリード7群の伝熱経
路中に熱抵抗の低い金属箔13が介在されているため、
べ・レット14の発熱を外部へ効果的に放熱することが
できる。
V after this DIP-IC is mounted or before shipping.
When the pellet 14 generates heat during a test or the like, the heat generated by the pellet 14 is transmitted to the metal foil 13 to which the pellet 14 is fixed, and is diffused throughout the metal foil 13. In this metal foil 13, the heat is radiated to the resin-sealed package 17 with an extremely large surface area compared to the surface area of the iL beam 14, which is diffused over a very wide area, and also beyond the insulating sheet 11 on which the metal fM 13 is attached. The signal is transmitted to the central inner lead 8B group located directly below it. The heat transferred to the center inner lead 8B group is transferred to the outer lead 7 group integrated with the center inner lead 8B, and is radiated to the wiring board and the atmosphere through the outer lead 7 group. In this way, since the metal foil 13 with low thermal resistance is interposed in the heat transfer path from Pellet [-14 to the group of outer leads 7,
Heat generated by the bellet 14 can be effectively radiated to the outside.

前記実施例によれば次の効果が得られる。According to the embodiment described above, the following effects can be obtained.

(1)  インナリード群上に固着された絶縁層上の金
属層上にペレットをボンディングすることにより、ペレ
ットからアウタリード群への伝熱経路中に熱抵抗の低い
金属層が介在されるため、ペレットからアウタリード群
までの熱抵抗を低減させることができ、半導体装置の放
熱性能を高めることができる。
(1) By bonding the pellets onto the metal layer on the insulating layer fixed on the inner lead group, a metal layer with low thermal resistance is interposed in the heat transfer path from the pellets to the outer lead group. Thermal resistance from to the outer lead group can be reduced, and the heat dissipation performance of the semiconductor device can be improved.

(ツ インナリード群のうち少なくとも一部のインナリ
ードを樹脂封止パッケージ内において半導体ペレットの
下方に配線することにより、インナリード群についての
配線スペースを充分に確保することができるため、高集
積化されたメモリー系の半導体集積回路装置の場合のよ
うに、デュアル・イン・ライン形の樹脂封止パッケージ
において、長大化され、かつ、ポンディングパッドがそ
の短辺に偏って配置されている半導体ペレットを収めよ
うとした場合であっても、樹脂封止バッヶージできる。
(By wiring at least some of the inner leads of the twin lead group below the semiconductor pellet in the resin-sealed package, sufficient wiring space can be secured for the inner lead group, resulting in high integration. Semiconductor pellets that are elongated and have bonding pads biased toward their short sides in dual-in-line resin-sealed packages, as in the case of memory-based semiconductor integrated circuit devices. Even if you are trying to store it, you can use a resin-sealed badge.

(3)前記(1)により、4MDRAMのように高集積
化されたペレットが搭載されるDIP・ICにおいても
、折り曲げ間隔につき300 m t lの規格を維持
することができるため、メモリー系の半導体集積回路装
置において、所望の汎用性ないし互換性を維持すること
ができる。
(3) As a result of (1) above, even in DIP ICs such as 4M DRAMs, which are equipped with highly integrated pellets, it is possible to maintain the standard of 300 m t l for the bending interval. The desired versatility or compatibility can be maintained in the integrated circuit device.

〔実施例2〕 第7図は本発明の実施例2であるQFI−1cを示す縦
断面図、第8図はその樹脂封止パッケージの成形前を示
す一部省略平面図である。
[Embodiment 2] FIG. 7 is a longitudinal cross-sectional view showing a QFI-1c according to a second embodiment of the present invention, and FIG. 8 is a partially omitted plan view showing the resin-sealed package before molding.

本実施例2において、本発明に係る半導体装置はクワッ
ド・フラット・Iリード・パフケージを備えているIC
として構成されている。このQF【・ICAOは、半導
体ペレット21と、互いに電気的に独立されて外部端子
を構成しており、後記する樹脂封止パッケージの4(!
l!1面から外部にそれぞれ引き出されているアウタ部
C以下、アウタリードという、)23、およびパッケー
ジの内部において放射状に配線されているインナ部〔以
下、インナリードという、)24から戒る複数本のり一
部22と、各インナリードの中間部と前記半導体ペレッ
トとの間にそれぞれ橋絡されているボンディングワイヤ
25と、これら半導体ペレット、インナリードおよびボ
ンディングワイヤ群を樹脂封止するパッケージ26とを
備えている。そして、前記インナリード24群の先端は
前記パフケージ内において前記半導体ペレットの外周辺
の略真下に配線されており、半導体ペレットの近傍に配
線されたインナリード24群の先端部上に、絶縁層とし
ての絶縁シート27がボンディング層29を介して固着
されているとともに、この絶縁シート27上に金属層と
しての金属fi2Bが固着され、この金属9M28上に
半導体ペレット21がボンディング層30を介してボン
ディングされている。
In Example 2, the semiconductor device according to the present invention is an IC equipped with a quad flat I-lead puff cage.
It is configured as. This QF[・ICAO is electrically independent from the semiconductor pellet 21 and constitutes an external terminal, and is included in the resin-sealed package 4(!) described later.
l! A plurality of wires are connected to each other from an outer part C (hereinafter referred to as an outer lead) 23 which is drawn out from one surface to the outside, and an inner part (hereinafter referred to as an inner lead) 24 which is wired radially inside the package. part 22, bonding wires 25 bridged between the middle part of each inner lead and the semiconductor pellet, and a package 26 for resin-sealing these semiconductor pellets, the inner leads, and the bonding wire group. There is. The tips of the inner leads 24 group are wired in the puff cage almost directly below the outer periphery of the semiconductor pellet, and an insulating layer is formed on the tips of the inner leads 24 group wired near the semiconductor pellet. An insulating sheet 27 is fixed via a bonding layer 29, a metal fi2B as a metal layer is fixed onto this insulating sheet 27, and a semiconductor pellet 21 is bonded onto this metal 9M28 via a bonding layer 30. ing.

本実施例2が前記実施例1と異なる点は、インナリード
24M#の先端部が半導体ペレット21の真下位置まで
達しておらず、半導体ペレット21の近傍に位置されて
おり、その結果、ワイヤ25イングされている点にある
。つまり、絶縁シート27および金属箔28がインナリ
ード24の一部と重合されている点は、前記実施例1と
共通である。
The second embodiment differs from the first embodiment in that the tip of the inner lead 24M# does not reach the position directly below the semiconductor pellet 21, but is located near the semiconductor pellet 21. In the point where it is ing. That is, it is common to the first embodiment that the insulating sheet 27 and the metal foil 28 are overlapped with a part of the inner lead 24.

したがって、本実施例2においても、前記実施例1と同
様、半導体ペレット21の発熱は絶縁シート27上の金
属箔28により広く範囲に拡散されるとともに、アウタ
リード23群に効果的に熱伝達されるため、半導体装置
全体としての放熱性能が高められる。
Therefore, in the second embodiment, as in the first embodiment, the heat generated by the semiconductor pellet 21 is diffused over a wide range by the metal foil 28 on the insulating sheet 27, and the heat is effectively transferred to the group of outer leads 23. Therefore, the heat dissipation performance of the entire semiconductor device is improved.

本実施例2によれば、前記実施例1の効果に加えてイン
ナリード24群が半導体ペレット21に対して放射状に
配設されている場合においても、絶縁シート27および
金属箔28を介設することができるという効果が得られ
る。
According to the second embodiment, in addition to the effects of the first embodiment, even when the groups of inner leads 24 are arranged radially with respect to the semiconductor pellet 21, the insulating sheet 27 and the metal foil 28 are interposed. You can get the effect that you can.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな例えば、m縁層は、v!!、
縁性の樹脂から成る絶縁シートを用いて構成するに限ら
ず、セラミンク基板等のような絶縁性材料から戒る板材
を使用して#jI或してもよいし、また、金属層として
の金属板の奥面に絶縁性の樹脂をスクリーン印刷法やス
プレー塗装等のような適当な厚膜形成技術により形成し
て構成してもよい。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. For example, the m-marginal layer is v! ! ,
The construction is not limited to using an insulating sheet made of an insulating resin, but may also be constructed using a plate material made of an insulating material such as a ceramic board, or a metal layer as a metal layer. An insulating resin may be formed on the inner surface of the plate by a suitable thick film forming technique such as screen printing or spray painting.

金属層は銅系材料を用いて形成するに限らず、金やアル
ミニウム等のような熱伝導の良好な金属材料を用いて形
成してもよい。
The metal layer is not limited to being formed using a copper-based material, but may be formed using a metal material with good thermal conductivity such as gold or aluminum.

金属層上にペレットをボンディングする手段としては、
Agペースト等を用いた接着法を使用するに限らず、金
−シリコン共晶法やはんだ付は等のような手段を使用し
てもよい。
As a means of bonding pellets onto a metal layer,
The bonding method using Ag paste or the like is not limited, but other means such as gold-silicon eutectic method or soldering may also be used.

ペレットと金属層の相互間、金属層と絶縁層の相互間、
および絶縁層とリードの相互間の接合順序は問わず、予
めペレットを金属層に接合しておき、この金属層の裏面
に絶縁層を形成し、この絶縁層をリード上に接合するよ
うに構成してもよい。
Between the pellet and the metal layer, between the metal layer and the insulating layer,
The order in which the insulating layer and the lead are bonded to each other does not matter; the pellet is bonded to the metal layer in advance, an insulating layer is formed on the back side of this metal layer, and this insulating layer is bonded onto the lead. You may.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

インナリード群上に固着された絶縁層上の金属層上にペ
レットをボンディングすることにより、ペレットからア
ウタリード群への伝熱経路中に熱抵抗の低い金属層が介
在されるため、ペレットからアウタリード群までの熱抵
抗を低減させることができ、半導体装置の放熱性能を高
めることができる。
By bonding the pellets onto the metal layer on the insulating layer fixed on the inner lead group, a metal layer with low thermal resistance is interposed in the heat transfer path from the pellets to the outer lead group. It is possible to reduce the thermal resistance up to and improve the heat dissipation performance of the semiconductor device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例であるD(P−ICを示す一
部切断斜視図、 第2図はその側面図中央縦断面図、 第3rgJはその正面図中央縦断面図である。 第4図〜第6図はその製造方法を説明するための各説明
図であり、第4図はそれに使用される多連リードフレー
ムを示す一部省略平面図、第5図は樹脂封止パッケージ
の成形部を示す一部省略平面図、 第6図はその縦断面図である。 第7図は本発明の実施例2であるQFI・ICを示す縦
断面図、 第8図はその樹脂封止パッケージの成形部を示す一部省
略平面図である。 1・・・多連リードフレーム、2・・・単位リードフレ
ーム、3・・・外枠、4・・・セクション枠、5・・・
ダム部材、5a・・・ダム、6・・・リード、7・・・
アウタリード(アウタ部)、8・・・インナリード、8
A・・・周辺部インナリード、8B・・・中央部インナ
リード、9.9A、9B・・・ワイヤボンディング部、
11・・・絶縁シート(絶縁層)、12.15・・・ボ
ンディング層、13・・・金属箔(金属Fり、14・・
・ペレット、16・−・ボンディングワイヤ、17・・
・樹脂封止パッケージ、18・・・DIP−IC(半導
体装置)、20・−QFI・IC(半導体装置)、21
・・・半導体ペレット、22・・・リード、23・・・
アウタリード、24・・・インナリード、25・・・ボ
ンディングワイヤ、26・・・樹脂封止パッケージ、2
7・・・絶縁シート(絶縁層)、28・・・金属箔(金
属層)、29.30・・−ボンディング層。
FIG. 1 is a partially cutaway perspective view of a D(P-IC) according to an embodiment of the present invention, FIG. 2 is a side view and center vertical sectional view thereof, and 3rd rgJ is a front view center longitudinal sectional view thereof. Figures 4 to 6 are explanatory diagrams for explaining the manufacturing method. Figure 4 is a partially omitted plan view showing a multi-lead frame used therein, and Figure 5 is a resin-sealed package. Fig. 6 is a partially omitted plan view showing the molding part of the QFI/IC, and Fig. 6 is a longitudinal sectional view thereof. 1 is a partially omitted plan view showing a molded part of a stop package. 1...Multiple lead frame, 2...Unit lead frame, 3...Outer frame, 4...Section frame, 5...
Dam member, 5a...Dam, 6...Lead, 7...
Outer lead (outer part), 8... Inner lead, 8
A...Peripheral inner lead, 8B...Central inner lead, 9.9A, 9B...Wire bonding part,
11... Insulating sheet (insulating layer), 12.15... Bonding layer, 13... Metal foil (metal foil, 14...
・Pellet, 16... Bonding wire, 17...
・Resin sealing package, 18...DIP-IC (semiconductor device), 20・-QFI・IC (semiconductor device), 21
...Semiconductor pellet, 22...Lead, 23...
Outer lead, 24... Inner lead, 25... Bonding wire, 26... Resin sealed package, 2
7... Insulating sheet (insulating layer), 28... Metal foil (metal layer), 29.30...-bonding layer.

Claims (1)

【特許請求の範囲】 1、半導体ペレットと、互いに電気的に独立されて外部
端子をそれぞれ構成している複数本のリードと、各リー
ドのインナ部と前記半導体ペレットとの間にそれぞれ橋
絡されているボンディングワイヤと、これら半導体ペレ
ット、リードのインナ部およびボンディングワイヤを樹
脂封止するパッケージとを備えている半導体装置におい
て、前記各リードのインナ部が前記半導体ペレットの少
なくとも近傍に位置されており、このインナ部群上に絶
縁層が形成されているとともに、この絶縁層上に金属層
が形成されており、この金属層上に前記半導体ペレット
がボンディングされていることを特徴とする半導体装置
。 2、前記各リードのインナ部が、前記半導体ペレットの
下方に位置されていることを特徴とする特許請求の範囲
第1項記載の半導体装置。 3、前記各リードのインナ部が、前記半導体ペレットの
下方付近に位置されており、前記ボンディングワイヤが
インナ部における前記絶縁層および金属層の外側近傍に
ボンディングされていることを特徴とする特許請求の範
囲第1項記載の半導体装置。
[Claims] 1. A semiconductor pellet, a plurality of leads that are electrically independent from each other and each constitute an external terminal, and a bridge between the inner part of each lead and the semiconductor pellet, respectively. In a semiconductor device comprising a bonding wire, and a package for resin-sealing the semiconductor pellet, the inner part of the lead, and the bonding wire, the inner part of each lead is located at least in the vicinity of the semiconductor pellet. . A semiconductor device, wherein an insulating layer is formed on the inner part group, a metal layer is formed on the insulating layer, and the semiconductor pellet is bonded onto the metal layer. 2. The semiconductor device according to claim 1, wherein an inner portion of each lead is located below the semiconductor pellet. 3. The inner part of each lead is located near the bottom of the semiconductor pellet, and the bonding wire is bonded to the inner part near the outside of the insulating layer and the metal layer. The semiconductor device according to item 1.
JP1217350A 1989-08-25 1989-08-25 Semiconductor device Pending JPH0382148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1217350A JPH0382148A (en) 1989-08-25 1989-08-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1217350A JPH0382148A (en) 1989-08-25 1989-08-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0382148A true JPH0382148A (en) 1991-04-08

Family

ID=16702797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1217350A Pending JPH0382148A (en) 1989-08-25 1989-08-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0382148A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878595A (en) * 1994-08-29 1996-03-22 Analog Devices Inc <Adi> IC package with improved heat dissipation
FR2736467A1 (en) * 1995-07-07 1997-01-10 Samsung Aerospace Ind SEMICONDUCTOR DEVICE DISSIPATING HEAT
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US6023098A (en) * 1995-06-29 2000-02-08 Fujitsu Limited Semiconductor device having terminals for heat radiation
JP2009240309A (en) * 2008-03-28 2009-10-22 Li To Enterprise Landing net
US9660776B2 (en) 2005-08-22 2017-05-23 Qualcomm Incorporated Method and apparatus for providing antenna diversity in a wireless communication system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878595A (en) * 1994-08-29 1996-03-22 Analog Devices Inc <Adi> IC package with improved heat dissipation
US6023098A (en) * 1995-06-29 2000-02-08 Fujitsu Limited Semiconductor device having terminals for heat radiation
FR2736467A1 (en) * 1995-07-07 1997-01-10 Samsung Aerospace Ind SEMICONDUCTOR DEVICE DISSIPATING HEAT
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US9660776B2 (en) 2005-08-22 2017-05-23 Qualcomm Incorporated Method and apparatus for providing antenna diversity in a wireless communication system
JP2009240309A (en) * 2008-03-28 2009-10-22 Li To Enterprise Landing net

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6673650B2 (en) Multi chip semiconductor package and method of construction
US5637828A (en) High density semiconductor package
EP0843356B1 (en) Lead-on-chip semiconductor device
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US4684975A (en) Molded semiconductor package having improved heat dissipation
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP3837215B2 (en) Individual semiconductor device and manufacturing method thereof
US6501161B1 (en) Semiconductor package having increased solder joint strength
US20030042583A1 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
JP2002198482A (en) Semiconductor device and method of manufacturing the same
JPS60167454A (en) Semiconductor device
JPH0719876B2 (en) Semiconductor device
JP2002076234A (en) Resin-sealed semiconductor device
JP3125891B2 (en) Semiconductor device
JP3565114B2 (en) Resin-sealed semiconductor device
JP3109490B2 (en) Semiconductor device
JP3361917B2 (en) Lead frame, semiconductor device, and method of manufacturing semiconductor device
JP3003653B2 (en) Ball grid array type semiconductor device
JP2971594B2 (en) Semiconductor integrated circuit device
KR0121171Y1 (en) Multichip semiconductor package
JP3358697B2 (en) Semiconductor package
KR100427541B1 (en) Pattern film manufacturing method and chip module using same