JPH0382148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0382148A JPH0382148A JP1217350A JP21735089A JPH0382148A JP H0382148 A JPH0382148 A JP H0382148A JP 1217350 A JP1217350 A JP 1217350A JP 21735089 A JP21735089 A JP 21735089A JP H0382148 A JPH0382148 A JP H0382148A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- lead
- leads
- group
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造技術、特に、リードの配線
技術の改良に係り、例えば、デュアル・イン・ライン形
の樹脂封止パッケージを備えている半導体集積回路装置
(以下、DIP−IC1または、単にICということが
ある。)の製造に利用して有効な技術に関する。
技術の改良に係り、例えば、デュアル・イン・ライン形
の樹脂封止パッケージを備えている半導体集積回路装置
(以下、DIP−IC1または、単にICということが
ある。)の製造に利用して有効な技術に関する。
従来から、メモリー系の半導体集積回路装置においては
、300m11 (7,62m5)の折り曲げ幅を有
するデュアル・イン・ライン形の樹脂封止パッケージが
使用されている。
、300m11 (7,62m5)の折り曲げ幅を有
するデュアル・イン・ライン形の樹脂封止パッケージが
使用されている。
最近、メモリー系の半導体集積回路装置は集積度の高ま
りに伴って、その半導体ペレットが長手方向に大きくな
ってきている。また、メモリー系の半導体集積回路装置
においては、半導体ペレットにおけるポンディングパッ
ドが、細長く形成された半導体ペレットにおける両方の
短辺に偏って配置されているという特徴がある。
りに伴って、その半導体ペレットが長手方向に大きくな
ってきている。また、メモリー系の半導体集積回路装置
においては、半導体ペレットにおけるポンディングパッ
ドが、細長く形成された半導体ペレットにおける両方の
短辺に偏って配置されているという特徴がある。
そのため、メモリー系の半導体集積回路装置においてそ
の集積度がさらに高まった場合、デュアル・イン・ライ
ン形の樹脂封止パッケージにおいて3QQmilの折り
曲げ幅を維持するのは、きわめて困難になるという問題
点がある。すなわち、横幅が制限されているデュアル・
イン・ライン形の樹脂封止パッケージにおいて、長大化
され、かつ、ポンディングパッドが短辺に偏って配置さ
れている半導体ペレットを収めようとした場合、パッケ
ージ内におけるインナリードについての配線スペースが
不足してしまうためである。
の集積度がさらに高まった場合、デュアル・イン・ライ
ン形の樹脂封止パッケージにおいて3QQmilの折り
曲げ幅を維持するのは、きわめて困難になるという問題
点がある。すなわち、横幅が制限されているデュアル・
イン・ライン形の樹脂封止パッケージにおいて、長大化
され、かつ、ポンディングパッドが短辺に偏って配置さ
れている半導体ペレットを収めようとした場合、パッケ
ージ内におけるインナリードについての配線スペースが
不足してしまうためである。
そこで、長大化され、かつ、ポンディングパッドが短辺
に偏って配置されている半導体ペレットを封止する場合
であっても、インナリードの配線スペースを充分に確保
することができる樹脂封止パッケージを備えている半導
体装置を提供することが要望される。
に偏って配置されている半導体ペレットを封止する場合
であっても、インナリードの配線スペースを充分に確保
することができる樹脂封止パッケージを備えている半導
体装置を提供することが要望される。
このような要望に応するために、次のような半導体装置
が提案されている。
が提案されている。
すなわち、半導体ペレットと、互いに電気的に独立され
て外部端子を構成している複数本のリードと、各リード
と前記半導1体ペレットとの間にそれぞれ橋絡されてい
るボンディングワイヤと、これら半導体ペレット、リー
ドおよびボンディングワイヤ群を樹脂封止するパッケー
ジとを備えている半導体装置であって、前記リード群の
うち少なくとも一部のリードにおけるインナ部C以下、
インナリードということがある。)を前記パッケージ内
において前記半導体ペレットの下方に配線し、このイン
ナリードと半導体ペレットとの間に絶縁層を介設したも
のである。
て外部端子を構成している複数本のリードと、各リード
と前記半導1体ペレットとの間にそれぞれ橋絡されてい
るボンディングワイヤと、これら半導体ペレット、リー
ドおよびボンディングワイヤ群を樹脂封止するパッケー
ジとを備えている半導体装置であって、前記リード群の
うち少なくとも一部のリードにおけるインナ部C以下、
インナリードということがある。)を前記パッケージ内
において前記半導体ペレットの下方に配線し、このイン
ナリードと半導体ペレットとの間に絶縁層を介設したも
のである。
この半導体装置によれば、リード群のうち少なくとも一
部のインナリードが、その一部を樹脂封止パッケージ内
において半導体ペレットの下方に配線されているため、
当該インナリードについての配線スペースを充分に確保
することができる。
部のインナリードが、その一部を樹脂封止パッケージ内
において半導体ペレットの下方に配線されているため、
当該インナリードについての配線スペースを充分に確保
することができる。
したがって、例えば、横幅が制限されているデュアル・
イン・ライン形の樹脂封止パッケージにおいて、長大化
され、かつ、ポンディングパッドがその短辺に偏って配
置されている半導体ペレットを収めようとした場合であ
っても、パッケージ内においてインナリードを充分に配
線することができる。
イン・ライン形の樹脂封止パッケージにおいて、長大化
され、かつ、ポンディングパッドがその短辺に偏って配
置されている半導体ペレットを収めようとした場合であ
っても、パッケージ内においてインナリードを充分に配
線することができる。
また、前記半導体ペレットの下方に配線されたインナリ
ードと、半導体ペレットとの間に絶縁層が介設されてい
るため、半導体ペレットとリード群との絶縁は良好に保
たれるとともに、半導体ペレットを樹脂封止パッケージ
内において強固に固定することができる。
ードと、半導体ペレットとの間に絶縁層が介設されてい
るため、半導体ペレットとリード群との絶縁は良好に保
たれるとともに、半導体ペレットを樹脂封止パッケージ
内において強固に固定することができる。
なお、このような半導体装置を述べである例としては、
日本国特許庁公開特許公報、特開昭57−114261
号、特開昭61−218139号、および、特開昭61
−258458号、がある。
日本国特許庁公開特許公報、特開昭57−114261
号、特開昭61−218139号、および、特開昭61
−258458号、がある。
しかし、前述したような半導体装置においてtL半導体
ペレットからリードのインナ部への伝熱経路について充
分な配慮がなされていないため、多ピンのもの程、バフ
ケージの熱抵抗が増大化してしまうという問題点がある
ことが、本発明者によって明らかにされた。
ペレットからリードのインナ部への伝熱経路について充
分な配慮がなされていないため、多ピンのもの程、バフ
ケージの熱抵抗が増大化してしまうという問題点がある
ことが、本発明者によって明らかにされた。
本発明の目的は、ペレットからリードへの伝熱経路を充
分に確保することができ、パフケージの熱抵抗を低減化
することができる半導体装置を提供することにある。
分に確保することができ、パフケージの熱抵抗を低減化
することができる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段ゴ
本IIIにおいて開示される発明のうち代表的なものの
概要を説明すれば、次の通りである。
概要を説明すれば、次の通りである。
すなわち、半導体ペレットと、互いに電気的に独立され
て外部端子をそれぞれfII威している複数本のリード
と、各リードのインナ部と前記半導体ペレットとの間に
それぞれ橋絡されているボンディングワイヤと、これら
半導体ペレット、リードのインナ部およびボンディング
ワイヤを樹脂封止するパフケージとを備えている半導体
装置において、前記各リードのインナ部が前記半導体ペ
レットの少なくとも近傍に位置されており、このインナ
部群上にtlA縁層が形成されているとともに、この絶
縁層上に金属層が形成されており、この金属層上に前記
半導体ペレットがボンディングされていることを特徴と
する。
て外部端子をそれぞれfII威している複数本のリード
と、各リードのインナ部と前記半導体ペレットとの間に
それぞれ橋絡されているボンディングワイヤと、これら
半導体ペレット、リードのインナ部およびボンディング
ワイヤを樹脂封止するパフケージとを備えている半導体
装置において、前記各リードのインナ部が前記半導体ペ
レットの少なくとも近傍に位置されており、このインナ
部群上にtlA縁層が形成されているとともに、この絶
縁層上に金属層が形成されており、この金属層上に前記
半導体ペレットがボンディングされていることを特徴と
する。
前記した手段によれば、半導体ペレットとリードのイン
ナ部群との間には絶縁層が介設されているが、絶縁層に
は金属層が全面に形成されているため、半導体ペレット
の発熱はこの金属層に伝導した後、この金属層の全面に
よりリード全体に伝導されて行く、このため、熱伝導効
率がきわめて高くなり、半導体ペレットからリードの熱
抵抗が低減されることにより、半導体装置全体としての
放熱性能が高められる。
ナ部群との間には絶縁層が介設されているが、絶縁層に
は金属層が全面に形成されているため、半導体ペレット
の発熱はこの金属層に伝導した後、この金属層の全面に
よりリード全体に伝導されて行く、このため、熱伝導効
率がきわめて高くなり、半導体ペレットからリードの熱
抵抗が低減されることにより、半導体装置全体としての
放熱性能が高められる。
〔実施例1〕
第1図は本発明の一実施例であるDIP−ICを示す一
部切断斜視図、第2図はその側面図中央縦断面図、第3
図はその正面図中央縦断面図である。第4図〜第6図は
その製造方法を説明する各説明図である。
部切断斜視図、第2図はその側面図中央縦断面図、第3
図はその正面図中央縦断面図である。第4図〜第6図は
その製造方法を説明する各説明図である。
本実施例において、本発明に係る半導体装置はDIP・
ICl3として構成されており、半導体ペレット14と
、互いに電気的に独立されて外部端子を構成しており、
後記する樹脂封止パッケージの外部に引き出されている
アウタ部(以下、アウタリードという、)7、およびパ
ッケージの内部に配線されているインナ部(以下、イン
ナリードという、)8から成る複数本のり一部6と、各
インナリードと前記半導体ペレットとの間にそれぞれ橋
絡されているボンディングワイヤ16と、これら半導体
ペレット、インナリードおよびボンディングワイヤ群を
樹脂封止するパッケージ17とを備えている。そして、
前記インナリード8群のうち少なくとも一部のインナリ
ード8Bが、その一部を前記パッケージ内において前記
半導体ペレットの下方に配線されており、半導体ペレッ
トの下方に配線されたインナリード8B群の一部の上に
、絶縁層としての絶縁シー)11が固着されているとと
もに、この絶縁シー)11上に金属層としての金属箔1
3が固着され、この金属箔13上に半導体ペレットがボ
ンディングされている。
ICl3として構成されており、半導体ペレット14と
、互いに電気的に独立されて外部端子を構成しており、
後記する樹脂封止パッケージの外部に引き出されている
アウタ部(以下、アウタリードという、)7、およびパ
ッケージの内部に配線されているインナ部(以下、イン
ナリードという、)8から成る複数本のり一部6と、各
インナリードと前記半導体ペレットとの間にそれぞれ橋
絡されているボンディングワイヤ16と、これら半導体
ペレット、インナリードおよびボンディングワイヤ群を
樹脂封止するパッケージ17とを備えている。そして、
前記インナリード8群のうち少なくとも一部のインナリ
ード8Bが、その一部を前記パッケージ内において前記
半導体ペレットの下方に配線されており、半導体ペレッ
トの下方に配線されたインナリード8B群の一部の上に
、絶縁層としての絶縁シー)11が固着されているとと
もに、この絶縁シー)11上に金属層としての金属箔1
3が固着され、この金属箔13上に半導体ペレットがボ
ンディングされている。
また、パッケージの外部において、アウタリード群は下
向きに屈曲成形されており、対向するリードの折り曲げ
幅は300m1lに設定されている。このように構成さ
れているDIP・ICは、次のような製造方法により製
造されている。
向きに屈曲成形されており、対向するリードの折り曲げ
幅は300m1lに設定されている。このように構成さ
れているDIP・ICは、次のような製造方法により製
造されている。
以下、本発明の一実施例であるこのDIP−ICの製造
方法が説明される。この説明により、前記[)IP−I
Cについての構成の詳細が明らかにされる。
方法が説明される。この説明により、前記[)IP−I
Cについての構成の詳細が明らかにされる。
本実施例において、DIP−ICの製造方法には、第4
図に示されている多連リードフレーム1が使用されてい
る。この多連リードフレームは4270イやコバール等
のような鉄系(鉄またはその合金)材料、または、燐青
銅や無酸素銅等のような銅系(IRまたはその合金)材
料からなる薄い(例えば、肉厚が0−0−25a板材を
用いられて、打ち抜きプレス加工、またはエツチング加
工等のような適当な手段により一体成形されている。こ
の多連リードフレームlには複数の単位リードフレーム
2が一方向に1列に並設されている。
図に示されている多連リードフレーム1が使用されてい
る。この多連リードフレームは4270イやコバール等
のような鉄系(鉄またはその合金)材料、または、燐青
銅や無酸素銅等のような銅系(IRまたはその合金)材
料からなる薄い(例えば、肉厚が0−0−25a板材を
用いられて、打ち抜きプレス加工、またはエツチング加
工等のような適当な手段により一体成形されている。こ
の多連リードフレームlには複数の単位リードフレーム
2が一方向に1列に並設されている。
単位リードフレーム2は位置決め孔3aが開設されてい
る外枠3を一対備えており、両外枠3.3は所定の間隔
で平行で、かつ、一連にそれぞれ延設されている。la
り合う単位リードフレーム2.2間には一対のセクショ
ン枠4が両外枠3.3間に互いに平行に配されて一体的
に架設されており、これら外枠、セクション枠により形
成される略長方形の枠体内に単位リードフレーム2が構
成されている。
る外枠3を一対備えており、両外枠3.3は所定の間隔
で平行で、かつ、一連にそれぞれ延設されている。la
り合う単位リードフレーム2.2間には一対のセクショ
ン枠4が両外枠3.3間に互いに平行に配されて一体的
に架設されており、これら外枠、セクション枠により形
成される略長方形の枠体内に単位リードフレーム2が構
成されている。
各単位リードフレーム2において、両外枠3.3には一
対のダム部材5が両セクション枠4.4の内側位置にお
いて互いに平行に、かつ略対称形れている0両ダム部材
5.5には複数本のリード6が長手方向に等間隔に配さ
れて、互いに平行で、ダム部材5と直交するように一体
的に突設されている。ダム部材5における隣り合うリー
ド6.6間の部分は後述するパッケージ成形特に後記す
るレジンの流れをせき止めるダム5aを実質的に構成す
るようになっている。
対のダム部材5が両セクション枠4.4の内側位置にお
いて互いに平行に、かつ略対称形れている0両ダム部材
5.5には複数本のリード6が長手方向に等間隔に配さ
れて、互いに平行で、ダム部材5と直交するように一体
的に突設されている。ダム部材5における隣り合うリー
ド6.6間の部分は後述するパッケージ成形特に後記す
るレジンの流れをせき止めるダム5aを実質的に構成す
るようになっている。
各リード6の外側部分は後述するように樹脂封止パッケ
ージの外部に突出されるため、アウタリード7をそれぞ
れ構成するようになっており、各アウタリード7ばその
先端部がセクション枠4に機械的にそれぞれ接続される
ことにより、それに保持された状態になっている。
ージの外部に突出されるため、アウタリード7をそれぞ
れ構成するようになっており、各アウタリード7ばその
先端部がセクション枠4に機械的にそれぞれ接続される
ことにより、それに保持された状態になっている。
他方、各リード6の内側部分は後述するように樹脂封止
パッケージの内部に封入されるため、インナリード8を
それぞれ構成するようになっている。そして、各インナ
リード8の自由端部である内側端部は、単位リードフレ
ーム2の空所内における両短辺側の所定位置を通る一直
線上に整列すリード8の端部は後記する半導体ペレット
のポンディングパッドに対向されることにより、ワイヤ
ボンディング部9をそれぞれ実質的に構成するようにな
っている。
パッケージの内部に封入されるため、インナリード8を
それぞれ構成するようになっている。そして、各インナ
リード8の自由端部である内側端部は、単位リードフレ
ーム2の空所内における両短辺側の所定位置を通る一直
線上に整列すリード8の端部は後記する半導体ペレット
のポンディングパッドに対向されることにより、ワイヤ
ボンディング部9をそれぞれ実質的に構成するようにな
っている。
本実施例において、このインナリード8群は211類に
大別することができる。すなわち、一方は通常のDIP
−ICにおけるインナリードと同様、単位リードフレー
ム2の空所内の周辺部における空スペースを利用して配
線されるインナリード(以下、周辺部インナリード8A
という、)の−群であり、他方は、通常のDIP−IC
におけるインナリードと全く異なり、単位リードフレー
ム2の空所内の中央部における空スペースを利用して配
線されるインナリードC以下、中央部インナリード8B
という、)の−群である。Ii1辺部インナリード8A
はそのワイヤボンディング部9Aが周辺部側から中央部
に向けて延設されており、中央部インナリード8Bはそ
のワイヤボンディング部9Bが中央部倒から周辺部に向
けて延設されている。但し、周辺部および中央部いずれ
のインナリード8A、8Bにおけるワイヤボンディング
部9A、9Bも所定の位置で一直線上に整列されている
。そして、中央部インナリード8B群は後記する半導体
ペレットの下方に配線されることになる。
大別することができる。すなわち、一方は通常のDIP
−ICにおけるインナリードと同様、単位リードフレー
ム2の空所内の周辺部における空スペースを利用して配
線されるインナリード(以下、周辺部インナリード8A
という、)の−群であり、他方は、通常のDIP−IC
におけるインナリードと全く異なり、単位リードフレー
ム2の空所内の中央部における空スペースを利用して配
線されるインナリードC以下、中央部インナリード8B
という、)の−群である。Ii1辺部インナリード8A
はそのワイヤボンディング部9Aが周辺部側から中央部
に向けて延設されており、中央部インナリード8Bはそ
のワイヤボンディング部9Bが中央部倒から周辺部に向
けて延設されている。但し、周辺部および中央部いずれ
のインナリード8A、8Bにおけるワイヤボンディング
部9A、9Bも所定の位置で一直線上に整列されている
。そして、中央部インナリード8B群は後記する半導体
ペレットの下方に配線されることになる。
このようにして、本実施例に係る単位リードフレーム2
においては、中央部インナリード8B群が単位リードフ
レーム2の空所内における中央部領域に配線されている
ため、当該空所全体をきわめて有効に使用することがで
き、その結果、単位リードフレーム2の空所が細長く設
定されている場合であっても、インナリード8群の全て
を、互いに接触し合うことなく、適正かつ安全に配線す
ることができる。
においては、中央部インナリード8B群が単位リードフ
レーム2の空所内における中央部領域に配線されている
ため、当該空所全体をきわめて有効に使用することがで
き、その結果、単位リードフレーム2の空所が細長く設
定されている場合であっても、インナリード8群の全て
を、互いに接触し合うことなく、適正かつ安全に配線す
ることができる。
このようにI戒されているリードフレームLには各単位
リードフレーム2毎に金i箔付き!!縁シート・ボンデ
ィング作業、ペレット・ボンディング作業、続いて、ワ
イヤ・ボンディング作業が実施される。これらのボンデ
ィング作業はリードフレーム1が直列方向にピンチ送り
されることにより、各単位リードフレーム2毎に順次実
施される。
リードフレーム2毎に金i箔付き!!縁シート・ボンデ
ィング作業、ペレット・ボンディング作業、続いて、ワ
イヤ・ボンディング作業が実施される。これらのボンデ
ィング作業はリードフレーム1が直列方向にピンチ送り
されることにより、各単位リードフレーム2毎に順次実
施される。
そして、これらのボンディング作業により、第5図およ
び第6図に示されている中間製品が製造される。
び第6図に示されている中間製品が製造される。
まず、絶縁シート・ボンディング作業により、金属箔付
き絶縁シー)11が単位リードフレーム2における中央
部インナリード8B群上に、接着剤からなるポンディン
グ層12を介設されて接着される。
き絶縁シー)11が単位リードフレーム2における中央
部インナリード8B群上に、接着剤からなるポンディン
グ層12を介設されて接着される。
本実施例において、このIl!縁シー)11はポリイミ
ド系樹脂フィルムのように絶縁性が良好な材料を用いら
れて形成されている。@緑シート11は後記する半導体
ペレットの平面形状よりも大きい長方形形状に形成され
ている。絶縁性維持と、機械的強度との相関関係から、
絶縁シート1は厚さが125μm程度であることが望ま
しい、ポンディング1i12を形成する接着剤としては
、ポリエーテルアミドイミド等のような熱可塑性のもの
、または、エポキシ等のような熱硬化性のものが使用さ
れている。
ド系樹脂フィルムのように絶縁性が良好な材料を用いら
れて形成されている。@緑シート11は後記する半導体
ペレットの平面形状よりも大きい長方形形状に形成され
ている。絶縁性維持と、機械的強度との相関関係から、
絶縁シート1は厚さが125μm程度であることが望ま
しい、ポンディング1i12を形成する接着剤としては
、ポリエーテルアミドイミド等のような熱可塑性のもの
、または、エポキシ等のような熱硬化性のものが使用さ
れている。
そして、この絶縁シートll上には金属箔13が予め被
着されている。この金属箔13は銅系(w4合金)材料
のような熱伝導性の良好な金属材料を用いられて形成さ
れており、溶着や蒸着等のような適当な手段により、絶
縁シー1−11の全面に均一に被着されている。この金
属箔13は半導体ペレットの発熱を効果的に拡散させる
ために充分な厚さに形成されている。
着されている。この金属箔13は銅系(w4合金)材料
のような熱伝導性の良好な金属材料を用いられて形成さ
れており、溶着や蒸着等のような適当な手段により、絶
縁シー1−11の全面に均一に被着されている。この金
属箔13は半導体ペレットの発熱を効果的に拡散させる
ために充分な厚さに形成されている。
次に、前工程において4MDRAMの集積回路が作り込
まれた半導体ペレット(以下、ペレットという、)14
が各単位リードフレーム2における絶縁シート11に被
着された金属箔13上に、Agペースト等から成るボン
ディング層15を介設されてボンディングされる。この
とき、ペレット14は金属7613に対して略同心的に
配設される。ペレット14を金属箔13に固着するボン
ディング層15を形成するための接着剤としては、可及
的に熱伝導性の良好な材質のものを使用することが望ま
しい。
まれた半導体ペレット(以下、ペレットという、)14
が各単位リードフレーム2における絶縁シート11に被
着された金属箔13上に、Agペースト等から成るボン
ディング層15を介設されてボンディングされる。この
とき、ペレット14は金属7613に対して略同心的に
配設される。ペレット14を金属箔13に固着するボン
ディング層15を形成するための接着剤としては、可及
的に熱伝導性の良好な材質のものを使用することが望ま
しい。
シートlI上の金属箔13にボンディングされたペレッ
ト14の電極パッドと、単位リードフレーム2における
インナリード8のワイヤボンディング部9との間に、ワ
イヤ16がその両端部をそれぞれボンディングされて橋
絡される。これにより、ペレット14に作り込まれてい
る集積回路は電極パッド、ワイヤ16、インナリード8
およびアウタリード7を介して電気的に外部に引き出さ
れることになる。
ト14の電極パッドと、単位リードフレーム2における
インナリード8のワイヤボンディング部9との間に、ワ
イヤ16がその両端部をそれぞれボンディングされて橋
絡される。これにより、ペレット14に作り込まれてい
る集積回路は電極パッド、ワイヤ16、インナリード8
およびアウタリード7を介して電気的に外部に引き出さ
れることになる。
このようにしてペレットおよびワイヤ・ボンディングさ
れた多遮り一部フレームには、各単位リードフレーム毎
に樹脂封止パッケージ17がトランスファ成形装置(図
示せず)を使用されて成形される。そして、樹脂封止成
形されたパッケージ17の内部には、ペレット14、金
属箔13付き絶縁シート11.インナリード8およびボ
ンディングワイヤ16が樹脂封止されることになる。
れた多遮り一部フレームには、各単位リードフレーム毎
に樹脂封止パッケージ17がトランスファ成形装置(図
示せず)を使用されて成形される。そして、樹脂封止成
形されたパッケージ17の内部には、ペレット14、金
属箔13付き絶縁シート11.インナリード8およびボ
ンディングワイヤ16が樹脂封止されることになる。
その後、多連リードフレームはリード切断成形工程にお
いて各単位リードフレーム毎に、外枠およびダムを切り
落とされるとともに、アウタリードを下向きに屈曲成形
される。
いて各単位リードフレーム毎に、外枠およびダムを切り
落とされるとともに、アウタリードを下向きに屈曲成形
される。
次に作用を説明する。
このDIP−ICが実装された後、または、出荷前のV
、験中等々において、ペレット14が発熱した場合、ペ
レット14の発熱はペレット14が固着されている金属
箔13に伝達され、当該金属箔13において全体的に拡
散される。この金属箔13においてきわめて広い範囲に
拡散された熱iLベレント14の表面積に比べてきわめ
て大きな表面積をもって樹脂封止パッケージ17に放熱
されるとともに、金属fM13が被着された絶縁シート
11を越えて、その真下に位置する中央部インナリード
8B群に伝達される。中央部インナリード8B群に伝達
された熱は、中央部インナリード8Bに一体となったア
ウタリード7群にそれぞれ伝達され、アウタリード7群
を通して配線基板および大気中に放熱される。このよう
にして、ペレッ[−14からアウタリード7群の伝熱経
路中に熱抵抗の低い金属箔13が介在されているため、
べ・レット14の発熱を外部へ効果的に放熱することが
できる。
、験中等々において、ペレット14が発熱した場合、ペ
レット14の発熱はペレット14が固着されている金属
箔13に伝達され、当該金属箔13において全体的に拡
散される。この金属箔13においてきわめて広い範囲に
拡散された熱iLベレント14の表面積に比べてきわめ
て大きな表面積をもって樹脂封止パッケージ17に放熱
されるとともに、金属fM13が被着された絶縁シート
11を越えて、その真下に位置する中央部インナリード
8B群に伝達される。中央部インナリード8B群に伝達
された熱は、中央部インナリード8Bに一体となったア
ウタリード7群にそれぞれ伝達され、アウタリード7群
を通して配線基板および大気中に放熱される。このよう
にして、ペレッ[−14からアウタリード7群の伝熱経
路中に熱抵抗の低い金属箔13が介在されているため、
べ・レット14の発熱を外部へ効果的に放熱することが
できる。
前記実施例によれば次の効果が得られる。
(1) インナリード群上に固着された絶縁層上の金
属層上にペレットをボンディングすることにより、ペレ
ットからアウタリード群への伝熱経路中に熱抵抗の低い
金属層が介在されるため、ペレットからアウタリード群
までの熱抵抗を低減させることができ、半導体装置の放
熱性能を高めることができる。
属層上にペレットをボンディングすることにより、ペレ
ットからアウタリード群への伝熱経路中に熱抵抗の低い
金属層が介在されるため、ペレットからアウタリード群
までの熱抵抗を低減させることができ、半導体装置の放
熱性能を高めることができる。
(ツ インナリード群のうち少なくとも一部のインナリ
ードを樹脂封止パッケージ内において半導体ペレットの
下方に配線することにより、インナリード群についての
配線スペースを充分に確保することができるため、高集
積化されたメモリー系の半導体集積回路装置の場合のよ
うに、デュアル・イン・ライン形の樹脂封止パッケージ
において、長大化され、かつ、ポンディングパッドがそ
の短辺に偏って配置されている半導体ペレットを収めよ
うとした場合であっても、樹脂封止バッヶージできる。
ードを樹脂封止パッケージ内において半導体ペレットの
下方に配線することにより、インナリード群についての
配線スペースを充分に確保することができるため、高集
積化されたメモリー系の半導体集積回路装置の場合のよ
うに、デュアル・イン・ライン形の樹脂封止パッケージ
において、長大化され、かつ、ポンディングパッドがそ
の短辺に偏って配置されている半導体ペレットを収めよ
うとした場合であっても、樹脂封止バッヶージできる。
(3)前記(1)により、4MDRAMのように高集積
化されたペレットが搭載されるDIP・ICにおいても
、折り曲げ間隔につき300 m t lの規格を維持
することができるため、メモリー系の半導体集積回路装
置において、所望の汎用性ないし互換性を維持すること
ができる。
化されたペレットが搭載されるDIP・ICにおいても
、折り曲げ間隔につき300 m t lの規格を維持
することができるため、メモリー系の半導体集積回路装
置において、所望の汎用性ないし互換性を維持すること
ができる。
〔実施例2〕
第7図は本発明の実施例2であるQFI−1cを示す縦
断面図、第8図はその樹脂封止パッケージの成形前を示
す一部省略平面図である。
断面図、第8図はその樹脂封止パッケージの成形前を示
す一部省略平面図である。
本実施例2において、本発明に係る半導体装置はクワッ
ド・フラット・Iリード・パフケージを備えているIC
として構成されている。このQF【・ICAOは、半導
体ペレット21と、互いに電気的に独立されて外部端子
を構成しており、後記する樹脂封止パッケージの4(!
l!1面から外部にそれぞれ引き出されているアウタ部
C以下、アウタリードという、)23、およびパッケー
ジの内部において放射状に配線されているインナ部〔以
下、インナリードという、)24から戒る複数本のり一
部22と、各インナリードの中間部と前記半導体ペレッ
トとの間にそれぞれ橋絡されているボンディングワイヤ
25と、これら半導体ペレット、インナリードおよびボ
ンディングワイヤ群を樹脂封止するパッケージ26とを
備えている。そして、前記インナリード24群の先端は
前記パフケージ内において前記半導体ペレットの外周辺
の略真下に配線されており、半導体ペレットの近傍に配
線されたインナリード24群の先端部上に、絶縁層とし
ての絶縁シート27がボンディング層29を介して固着
されているとともに、この絶縁シート27上に金属層と
しての金属fi2Bが固着され、この金属9M28上に
半導体ペレット21がボンディング層30を介してボン
ディングされている。
ド・フラット・Iリード・パフケージを備えているIC
として構成されている。このQF【・ICAOは、半導
体ペレット21と、互いに電気的に独立されて外部端子
を構成しており、後記する樹脂封止パッケージの4(!
l!1面から外部にそれぞれ引き出されているアウタ部
C以下、アウタリードという、)23、およびパッケー
ジの内部において放射状に配線されているインナ部〔以
下、インナリードという、)24から戒る複数本のり一
部22と、各インナリードの中間部と前記半導体ペレッ
トとの間にそれぞれ橋絡されているボンディングワイヤ
25と、これら半導体ペレット、インナリードおよびボ
ンディングワイヤ群を樹脂封止するパッケージ26とを
備えている。そして、前記インナリード24群の先端は
前記パフケージ内において前記半導体ペレットの外周辺
の略真下に配線されており、半導体ペレットの近傍に配
線されたインナリード24群の先端部上に、絶縁層とし
ての絶縁シート27がボンディング層29を介して固着
されているとともに、この絶縁シート27上に金属層と
しての金属fi2Bが固着され、この金属9M28上に
半導体ペレット21がボンディング層30を介してボン
ディングされている。
本実施例2が前記実施例1と異なる点は、インナリード
24M#の先端部が半導体ペレット21の真下位置まで
達しておらず、半導体ペレット21の近傍に位置されて
おり、その結果、ワイヤ25イングされている点にある
。つまり、絶縁シート27および金属箔28がインナリ
ード24の一部と重合されている点は、前記実施例1と
共通である。
24M#の先端部が半導体ペレット21の真下位置まで
達しておらず、半導体ペレット21の近傍に位置されて
おり、その結果、ワイヤ25イングされている点にある
。つまり、絶縁シート27および金属箔28がインナリ
ード24の一部と重合されている点は、前記実施例1と
共通である。
したがって、本実施例2においても、前記実施例1と同
様、半導体ペレット21の発熱は絶縁シート27上の金
属箔28により広く範囲に拡散されるとともに、アウタ
リード23群に効果的に熱伝達されるため、半導体装置
全体としての放熱性能が高められる。
様、半導体ペレット21の発熱は絶縁シート27上の金
属箔28により広く範囲に拡散されるとともに、アウタ
リード23群に効果的に熱伝達されるため、半導体装置
全体としての放熱性能が高められる。
本実施例2によれば、前記実施例1の効果に加えてイン
ナリード24群が半導体ペレット21に対して放射状に
配設されている場合においても、絶縁シート27および
金属箔28を介設することができるという効果が得られ
る。
ナリード24群が半導体ペレット21に対して放射状に
配設されている場合においても、絶縁シート27および
金属箔28を介設することができるという効果が得られ
る。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな例えば、m縁層は、v!!、
縁性の樹脂から成る絶縁シートを用いて構成するに限ら
ず、セラミンク基板等のような絶縁性材料から戒る板材
を使用して#jI或してもよいし、また、金属層として
の金属板の奥面に絶縁性の樹脂をスクリーン印刷法やス
プレー塗装等のような適当な厚膜形成技術により形成し
て構成してもよい。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな例えば、m縁層は、v!!、
縁性の樹脂から成る絶縁シートを用いて構成するに限ら
ず、セラミンク基板等のような絶縁性材料から戒る板材
を使用して#jI或してもよいし、また、金属層として
の金属板の奥面に絶縁性の樹脂をスクリーン印刷法やス
プレー塗装等のような適当な厚膜形成技術により形成し
て構成してもよい。
金属層は銅系材料を用いて形成するに限らず、金やアル
ミニウム等のような熱伝導の良好な金属材料を用いて形
成してもよい。
ミニウム等のような熱伝導の良好な金属材料を用いて形
成してもよい。
金属層上にペレットをボンディングする手段としては、
Agペースト等を用いた接着法を使用するに限らず、金
−シリコン共晶法やはんだ付は等のような手段を使用し
てもよい。
Agペースト等を用いた接着法を使用するに限らず、金
−シリコン共晶法やはんだ付は等のような手段を使用し
てもよい。
ペレットと金属層の相互間、金属層と絶縁層の相互間、
および絶縁層とリードの相互間の接合順序は問わず、予
めペレットを金属層に接合しておき、この金属層の裏面
に絶縁層を形成し、この絶縁層をリード上に接合するよ
うに構成してもよい。
および絶縁層とリードの相互間の接合順序は問わず、予
めペレットを金属層に接合しておき、この金属層の裏面
に絶縁層を形成し、この絶縁層をリード上に接合するよ
うに構成してもよい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
て得られる効果を簡単に説明すれば、次の通りである。
インナリード群上に固着された絶縁層上の金属層上にペ
レットをボンディングすることにより、ペレットからア
ウタリード群への伝熱経路中に熱抵抗の低い金属層が介
在されるため、ペレットからアウタリード群までの熱抵
抗を低減させることができ、半導体装置の放熱性能を高
めることができる。
レットをボンディングすることにより、ペレットからア
ウタリード群への伝熱経路中に熱抵抗の低い金属層が介
在されるため、ペレットからアウタリード群までの熱抵
抗を低減させることができ、半導体装置の放熱性能を高
めることができる。
第1図は本発明の一実施例であるD(P−ICを示す一
部切断斜視図、 第2図はその側面図中央縦断面図、 第3rgJはその正面図中央縦断面図である。 第4図〜第6図はその製造方法を説明するための各説明
図であり、第4図はそれに使用される多連リードフレー
ムを示す一部省略平面図、第5図は樹脂封止パッケージ
の成形部を示す一部省略平面図、 第6図はその縦断面図である。 第7図は本発明の実施例2であるQFI・ICを示す縦
断面図、 第8図はその樹脂封止パッケージの成形部を示す一部省
略平面図である。 1・・・多連リードフレーム、2・・・単位リードフレ
ーム、3・・・外枠、4・・・セクション枠、5・・・
ダム部材、5a・・・ダム、6・・・リード、7・・・
アウタリード(アウタ部)、8・・・インナリード、8
A・・・周辺部インナリード、8B・・・中央部インナ
リード、9.9A、9B・・・ワイヤボンディング部、
11・・・絶縁シート(絶縁層)、12.15・・・ボ
ンディング層、13・・・金属箔(金属Fり、14・・
・ペレット、16・−・ボンディングワイヤ、17・・
・樹脂封止パッケージ、18・・・DIP−IC(半導
体装置)、20・−QFI・IC(半導体装置)、21
・・・半導体ペレット、22・・・リード、23・・・
アウタリード、24・・・インナリード、25・・・ボ
ンディングワイヤ、26・・・樹脂封止パッケージ、2
7・・・絶縁シート(絶縁層)、28・・・金属箔(金
属層)、29.30・・−ボンディング層。
部切断斜視図、 第2図はその側面図中央縦断面図、 第3rgJはその正面図中央縦断面図である。 第4図〜第6図はその製造方法を説明するための各説明
図であり、第4図はそれに使用される多連リードフレー
ムを示す一部省略平面図、第5図は樹脂封止パッケージ
の成形部を示す一部省略平面図、 第6図はその縦断面図である。 第7図は本発明の実施例2であるQFI・ICを示す縦
断面図、 第8図はその樹脂封止パッケージの成形部を示す一部省
略平面図である。 1・・・多連リードフレーム、2・・・単位リードフレ
ーム、3・・・外枠、4・・・セクション枠、5・・・
ダム部材、5a・・・ダム、6・・・リード、7・・・
アウタリード(アウタ部)、8・・・インナリード、8
A・・・周辺部インナリード、8B・・・中央部インナ
リード、9.9A、9B・・・ワイヤボンディング部、
11・・・絶縁シート(絶縁層)、12.15・・・ボ
ンディング層、13・・・金属箔(金属Fり、14・・
・ペレット、16・−・ボンディングワイヤ、17・・
・樹脂封止パッケージ、18・・・DIP−IC(半導
体装置)、20・−QFI・IC(半導体装置)、21
・・・半導体ペレット、22・・・リード、23・・・
アウタリード、24・・・インナリード、25・・・ボ
ンディングワイヤ、26・・・樹脂封止パッケージ、2
7・・・絶縁シート(絶縁層)、28・・・金属箔(金
属層)、29.30・・−ボンディング層。
Claims (1)
- 【特許請求の範囲】 1、半導体ペレットと、互いに電気的に独立されて外部
端子をそれぞれ構成している複数本のリードと、各リー
ドのインナ部と前記半導体ペレットとの間にそれぞれ橋
絡されているボンディングワイヤと、これら半導体ペレ
ット、リードのインナ部およびボンディングワイヤを樹
脂封止するパッケージとを備えている半導体装置におい
て、前記各リードのインナ部が前記半導体ペレットの少
なくとも近傍に位置されており、このインナ部群上に絶
縁層が形成されているとともに、この絶縁層上に金属層
が形成されており、この金属層上に前記半導体ペレット
がボンディングされていることを特徴とする半導体装置
。 2、前記各リードのインナ部が、前記半導体ペレットの
下方に位置されていることを特徴とする特許請求の範囲
第1項記載の半導体装置。 3、前記各リードのインナ部が、前記半導体ペレットの
下方付近に位置されており、前記ボンディングワイヤが
インナ部における前記絶縁層および金属層の外側近傍に
ボンディングされていることを特徴とする特許請求の範
囲第1項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217350A JPH0382148A (ja) | 1989-08-25 | 1989-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217350A JPH0382148A (ja) | 1989-08-25 | 1989-08-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382148A true JPH0382148A (ja) | 1991-04-08 |
Family
ID=16702797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1217350A Pending JPH0382148A (ja) | 1989-08-25 | 1989-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382148A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878595A (ja) * | 1994-08-29 | 1996-03-22 | Analog Devices Inc <Adi> | 改善された熱放散を備えたicパッケージ |
| FR2736467A1 (fr) * | 1995-07-07 | 1997-01-10 | Samsung Aerospace Ind | Dispositif semiconducteur dissipant la chaleur |
| US5796159A (en) * | 1995-11-30 | 1998-08-18 | Analog Devices, Inc. | Thermally efficient integrated circuit package |
| US6023098A (en) * | 1995-06-29 | 2000-02-08 | Fujitsu Limited | Semiconductor device having terminals for heat radiation |
| JP2009240309A (ja) * | 2008-03-28 | 2009-10-22 | Li To Enterprise | ハンドネット |
| US9660776B2 (en) | 2005-08-22 | 2017-05-23 | Qualcomm Incorporated | Method and apparatus for providing antenna diversity in a wireless communication system |
-
1989
- 1989-08-25 JP JP1217350A patent/JPH0382148A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878595A (ja) * | 1994-08-29 | 1996-03-22 | Analog Devices Inc <Adi> | 改善された熱放散を備えたicパッケージ |
| US6023098A (en) * | 1995-06-29 | 2000-02-08 | Fujitsu Limited | Semiconductor device having terminals for heat radiation |
| FR2736467A1 (fr) * | 1995-07-07 | 1997-01-10 | Samsung Aerospace Ind | Dispositif semiconducteur dissipant la chaleur |
| US5796159A (en) * | 1995-11-30 | 1998-08-18 | Analog Devices, Inc. | Thermally efficient integrated circuit package |
| US9660776B2 (en) | 2005-08-22 | 2017-05-23 | Qualcomm Incorporated | Method and apparatus for providing antenna diversity in a wireless communication system |
| JP2009240309A (ja) * | 2008-03-28 | 2009-10-22 | Li To Enterprise | ハンドネット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6673650B2 (en) | Multi chip semiconductor package and method of construction | |
| US5637828A (en) | High density semiconductor package | |
| EP0843356B1 (en) | Lead-on-chip semiconductor device | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
| US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US6501161B1 (en) | Semiconductor package having increased solder joint strength | |
| US20030042583A1 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH0382148A (ja) | 半導体装置 | |
| JPH0719876B2 (ja) | 半導体装置 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JP3565114B2 (ja) | 樹脂封止型半導体装置 | |
| JP3109490B2 (ja) | 半導体装置 | |
| JP3361917B2 (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JP3003653B2 (ja) | ボールグリッドアレイ型半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JPH05243326A (ja) | 半導体装置 | |
| KR0121171Y1 (ko) | 멀티칩 반도체 패키지 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 |