JPH0383064A - 集積回路半導体デバイスのエッチング法 - Google Patents
集積回路半導体デバイスのエッチング法Info
- Publication number
- JPH0383064A JPH0383064A JP2196411A JP19641190A JPH0383064A JP H0383064 A JPH0383064 A JP H0383064A JP 2196411 A JP2196411 A JP 2196411A JP 19641190 A JP19641190 A JP 19641190A JP H0383064 A JPH0383064 A JP H0383064A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- etching
- layer
- dielectric substance
- additional layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
Landscapes
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
髭班見１
本発明は誘電体中の窓のエツチングを含む集梢回路゛Ｉ
′、導体デバイスの製作における電極及び相ｒ７ｔｇ続
に係る。 五光泗シｕｕ ドーパントイオンのｔＥ人、誘電体及び金屈帝堆梢、及
びフォトリソグラフィ・パターン規定及びエツチングを
含む多数の操作を含む集梢四路平導体デバイスの製作に
おいて、勾配をもつ傾斜したプロフィルを有する誘電体
層中のエッチされたＵ）ＩＤ ５ｉ！は窓を中成するこ
とは望ましい。得られた開［１はたとえばアルミニウム
のような導電体材料で、少くとも一部を満すことが、０
図されており、プロフィルの傾斜はそのような材料によ
る表向の被１ｕを容易にするという点で関心がもたれて
いる。 エム・ビー・カーネット（Ｍ、Ｐ、にａｒｎｅｔＬｌに
より発表された“三層シロツクス構造を用いた傾斜湿式
エツチング５ＰＩＥ、第７７２巻（１９８７＋、 １６
６−１７Ｃｆ２中に述べらねた傾斜ｊ肩口作成の一力法
には、Ｊンシリケートガラスの中間層を何する化学気相
堆積で堆積させた三層構造のエツチングが含まれる。も
う一つの周知の方法は、二つのエツチングを程を用いる
。、すなわち、フォトレジストパターンがアンダーカッ
トされるようなね１式エツチングの圭程と、それに続い
て史にその１１］さの夕（りの部分を［１ｔいて誘電体
を申１百にエツチングするため、同じ）１トレジストパ
ターンを用いて１反応ｔ１イＩンエ・ソチングする■゛
程が行われる。 誘電体材料の湿式エツチングを含む方法に関する問題点
は、エツチングの途中で、フォトレジスト材料が誘電体
から分離する傾向があることで、以下に述べる本発明は
そのような傾向に対する保護の必要性が動機となってい
る。 舵免兇りＡ４ 誘電体中の卸４目＆触叉は相（ｉ接続間［ｌを作成する
ための二段階上・・ｌチングプロセスにおいて、（イ料
の薄い別が誘電体とフォトレジスト層間の固着剤として
はさまれ、そのような材料は誘電体のアンダーカット部
分エツチング中、本質的に完全に残るよう選択される。 （４）４性が増した結果、誘電体の残りの厚さを貞いて
、その後等方的にエツチングする際、フォトレジスト層
はより１ト確に配：ｄされる。 本発明に従う好ましいプロセスは、３ミクロンより小さ
な設５１則の形状をもつデバイスに特に適用でき、特１
こ中心間の間隔が５ミクロンより小さな電極開孔を含む
構造には適用できる。 Ｚ籏狙力４ｕ □Ｉ而を参照すると、本発明の好ましい一実施例は、以
下の構造とプロセスを含む。 第１図はエッチすべき誘電体材料１１をイ〕°するノ、
（板１０および誘電体材料りの追加された屑１２及び１
３を示し、層１３はフォトレジストｈｖｉであり、崩１
２は層１３の同着性を増ずため、誘電体１１及び１３間
にはさまれている。層１２の材料は、誘電体１１をエツ
チングするために用いられるエッチャントに本質的に影
響されないで残るように選ばれる。この点に関して、た
とえば誘電体１１は本質的に１−１ ｖ化シリコンから
成り、もしエツチング用にフルオルカーボン化学を用い
るなら、多結晶シリコン、アモルファスシリコン又はシ
リコン窒化物が層１２の材料として適し、典型的な場合
、Ｔ１さは約１００ないし２００オングストロームであ
る。シリコン又はシリコン窒化物用には、低圧化学気相
堆積又はプラズマ促進化学気相堆積が使用でき、シリコ
ンにはスバ・ンタリングを用いてよい。 第２閏は電極間［］の位置を被葭しないように、フォト
レジスト層１３をパターン形成した後の第１図の構造を
示し、開口の直径は設計則の限界に等しい（より仰望的
である）か大きい。 第３図はたとえば反応性イオンエツチングにより、最初
層１２を貫いてエツチングし、次に、層１２のエッチさ
れない部分とともに、フォトレジストＨ＋３をアンダー
カットするような等方的なエツチングにより、誘電体目
的をエツチングした後の第２図の構造を示ず。アンダー
力・・ノドにより、エッチされた部分の直径は、設計則
の限界より大きくなるであろう。たとえば、１５ミクロ
ンの電極の場合、そのような直径は典型的な場合約２，
３ミクロンとなるであろう（すなわち１片側が０．４ミ
クロン増加する）。 第４図は史に層１１の厚さの残りの部分を貫いて非等方
的にエツチングし、それにより所望の開口の生成が完了
した後の、第３図の構造を示す。次に、たとえばアルミ
ニウム又はタングステンのような導電体材料の堆積を準
備する際、フォトレジスト層１３ははがされ、層１２も
除かれる。 本発明に従うプロセス中の構造に含まれる材料に関して
は、基板１０は少くとも窓の点において、ｎ又はｐ−ド
ープである半導体材料の基体でよい。また、基板ＩＯは
半導体又は誘電体材斜上の導電性シリサイド又は金属で
できた導電体層を含んでよい。エッヂされた開
′、導体デバイスの製作における電極及び相ｒ７ｔｇ続
に係る。 五光泗シｕｕ ドーパントイオンのｔＥ人、誘電体及び金屈帝堆梢、及
びフォトリソグラフィ・パターン規定及びエツチングを
含む多数の操作を含む集梢四路平導体デバイスの製作に
おいて、勾配をもつ傾斜したプロフィルを有する誘電体
層中のエッチされたＵ）ＩＤ ５ｉ！は窓を中成するこ
とは望ましい。得られた開［１はたとえばアルミニウム
のような導電体材料で、少くとも一部を満すことが、０
図されており、プロフィルの傾斜はそのような材料によ
る表向の被１ｕを容易にするという点で関心がもたれて
いる。 エム・ビー・カーネット（Ｍ、Ｐ、にａｒｎｅｔＬｌに
より発表された“三層シロツクス構造を用いた傾斜湿式
エツチング５ＰＩＥ、第７７２巻（１９８７＋、 １６
６−１７Ｃｆ２中に述べらねた傾斜ｊ肩口作成の一力法
には、Ｊンシリケートガラスの中間層を何する化学気相
堆積で堆積させた三層構造のエツチングが含まれる。も
う一つの周知の方法は、二つのエツチングを程を用いる
。、すなわち、フォトレジストパターンがアンダーカッ
トされるようなね１式エツチングの圭程と、それに続い
て史にその１１］さの夕（りの部分を［１ｔいて誘電体
を申１百にエツチングするため、同じ）１トレジストパ
ターンを用いて１反応ｔ１イＩンエ・ソチングする■゛
程が行われる。 誘電体材料の湿式エツチングを含む方法に関する問題点
は、エツチングの途中で、フォトレジスト材料が誘電体
から分離する傾向があることで、以下に述べる本発明は
そのような傾向に対する保護の必要性が動機となってい
る。 舵免兇りＡ４ 誘電体中の卸４目＆触叉は相（ｉ接続間［ｌを作成する
ための二段階上・・ｌチングプロセスにおいて、（イ料
の薄い別が誘電体とフォトレジスト層間の固着剤として
はさまれ、そのような材料は誘電体のアンダーカット部
分エツチング中、本質的に完全に残るよう選択される。 （４）４性が増した結果、誘電体の残りの厚さを貞いて
、その後等方的にエツチングする際、フォトレジスト層
はより１ト確に配：ｄされる。 本発明に従う好ましいプロセスは、３ミクロンより小さ
な設５１則の形状をもつデバイスに特に適用でき、特１
こ中心間の間隔が５ミクロンより小さな電極開孔を含む
構造には適用できる。 Ｚ籏狙力４ｕ □Ｉ而を参照すると、本発明の好ましい一実施例は、以
下の構造とプロセスを含む。 第１図はエッチすべき誘電体材料１１をイ〕°するノ、
（板１０および誘電体材料りの追加された屑１２及び１
３を示し、層１３はフォトレジストｈｖｉであり、崩１
２は層１３の同着性を増ずため、誘電体１１及び１３間
にはさまれている。層１２の材料は、誘電体１１をエツ
チングするために用いられるエッチャントに本質的に影
響されないで残るように選ばれる。この点に関して、た
とえば誘電体１１は本質的に１−１ ｖ化シリコンから
成り、もしエツチング用にフルオルカーボン化学を用い
るなら、多結晶シリコン、アモルファスシリコン又はシ
リコン窒化物が層１２の材料として適し、典型的な場合
、Ｔ１さは約１００ないし２００オングストロームであ
る。シリコン又はシリコン窒化物用には、低圧化学気相
堆積又はプラズマ促進化学気相堆積が使用でき、シリコ
ンにはスバ・ンタリングを用いてよい。 第２閏は電極間［］の位置を被葭しないように、フォト
レジスト層１３をパターン形成した後の第１図の構造を
示し、開口の直径は設計則の限界に等しい（より仰望的
である）か大きい。 第３図はたとえば反応性イオンエツチングにより、最初
層１２を貫いてエツチングし、次に、層１２のエッチさ
れない部分とともに、フォトレジストＨ＋３をアンダー
カットするような等方的なエツチングにより、誘電体目
的をエツチングした後の第２図の構造を示ず。アンダー
力・・ノドにより、エッチされた部分の直径は、設計則
の限界より大きくなるであろう。たとえば、１５ミクロ
ンの電極の場合、そのような直径は典型的な場合約２，
３ミクロンとなるであろう（すなわち１片側が０．４ミ
クロン増加する）。 第４図は史に層１１の厚さの残りの部分を貫いて非等方
的にエツチングし、それにより所望の開口の生成が完了
した後の、第３図の構造を示す。次に、たとえばアルミ
ニウム又はタングステンのような導電体材料の堆積を準
備する際、フォトレジスト層１３ははがされ、層１２も
除かれる。 本発明に従うプロセス中の構造に含まれる材料に関して
は、基板１０は少くとも窓の点において、ｎ又はｐ−ド
ープである半導体材料の基体でよい。また、基板ＩＯは
半導体又は誘電体材斜上の導電性シリサイド又は金属で
できた導電体層を含んでよい。エッヂされた開
【」は金
属層レベル間の電気的な相互接続用に意図してもよい。 誘電体層１１は基板１０に本質的に適合するか１層１１
はたとえば適合して堆積させた層の平坦化プロセスによ
り、厚さが変化してもよい。 層１２は固着層として働くのに加え、更に反射時ｌヒ層
としても働かせてよい。すなわち、フォトレジストの露
光中、化学線作用の放射のＵましくない反射を防１にす
るか最小にするために働かせてよい。二酸化シリコン上
に、層Ｉ２材料としてシリコン又はシリコン窒化物のい
ずれかを含めると、この点でもイｆ利である。反射時Ｉ
Ｅについては、層１１及び１３間の因ｎ性についての関
心がない場合でも４えてよいから１層１３の適切な固着
性を保つよう反射時１１′、層を選ぶことは重要である
。たとえば、誘電体層１１が木質的にシリコン窒化物か
ら成る時、フォトレジスト層１３の固着性に関する心配
は軽減される。なお、反射肪止層を含めることをイえて
もよいが、その場合１反Ｑ４防＋ｈ層材料の固着性にｉ
ｔ意を払うべきである。この場合、シリ：】ンは固着性
機能とともに反射時ＩＬに関しても適切な選択である。 この方法は二酸化シリコン又はシリコン窄化物以外の誘
電体材料にも適用できる。特に、シリコンオキシナイト
ライト及びアルミニウム酸化物への適用も者えられる。 更に、この方法はボロシリケート、リンシリケート又は
ボロシリケート誘電体の場合でも、関心がもたれる。そ
して１層１２の材料として、シリコン及びシリコン窒化
物、チタン窒化物、チタン酸化物、チタンオキシナイト
ライド及びチタン−タングステン以外の材料を選んでも
よい。
属層レベル間の電気的な相互接続用に意図してもよい。 誘電体層１１は基板１０に本質的に適合するか１層１１
はたとえば適合して堆積させた層の平坦化プロセスによ
り、厚さが変化してもよい。 層１２は固着層として働くのに加え、更に反射時ｌヒ層
としても働かせてよい。すなわち、フォトレジストの露
光中、化学線作用の放射のＵましくない反射を防１にす
るか最小にするために働かせてよい。二酸化シリコン上
に、層Ｉ２材料としてシリコン又はシリコン窒化物のい
ずれかを含めると、この点でもイｆ利である。反射時Ｉ
Ｅについては、層１１及び１３間の因ｎ性についての関
心がない場合でも４えてよいから１層１３の適切な固着
性を保つよう反射時１１′、層を選ぶことは重要である
。たとえば、誘電体層１１が木質的にシリコン窒化物か
ら成る時、フォトレジスト層１３の固着性に関する心配
は軽減される。なお、反射肪止層を含めることをイえて
もよいが、その場合１反Ｑ４防＋ｈ層材料の固着性にｉ
ｔ意を払うべきである。この場合、シリ：】ンは固着性
機能とともに反射時ＩＬに関しても適切な選択である。 この方法は二酸化シリコン又はシリコン窄化物以外の誘
電体材料にも適用できる。特に、シリコンオキシナイト
ライト及びアルミニウム酸化物への適用も者えられる。 更に、この方法はボロシリケート、リンシリケート又は
ボロシリケート誘電体の場合でも、関心がもたれる。そ
して１層１２の材料として、シリコン及びシリコン窒化
物、チタン窒化物、チタン酸化物、チタンオキシナイト
ライド及びチタン−タングステン以外の材料を選んでも
よい。
第１出−箪斗図は本発明に従うプロセスの例の一連の■
ｒＩにおける集積回路デバイスの概略断面図である。 ［主要部分の符号の説明］ １１−ｍ−誘電体層 ｌ２−−一接着層 １３＝−フォトレジスト層
ｒＩにおける集積回路デバイスの概略断面図である。 ［主要部分の符号の説明］ １１−ｍ−誘電体層 ｌ２−−一接着層 １３＝−フォトレジスト層
Claims (1)
- 【特許請求の範囲】 １、集積回路半導体デバイスの製作において、パターン
形成されたフォトレジスト層（たとえば１３）の存在下
で開孔がエッチされ、エッチングは非等方性エッチング
の第１工程と、本質的に等方性エッチングの第２工程か
ら成り、誘電体（たとえば１１）中にエッチされた開孔
中に導電体材料を堆積させることにより電極を作成する
方法において、 前記フォトレジスト層（たとえば１３）の堆積に先立ち
、追加すべき層（たとえば１２）を前記誘電体上に堆積
させ、前記追加すべき層の材料は、前記フォトレジスト
層（たとえば１３）の固着性を増し、非等方性エッチン
グ中本質的に影響を受けずに残るよう選択されることを
特徴とする方法 ２、前記誘電体（たとえば１１）は二酸化シリコン、シ
リコン窒化物、シリコンオキシナイトライト、アルミニ
ウム酸化物、ボロシリケートガラス、リンシリケートガ
ラス、及びボロシリケートガラスから成るグループの中
から選択された材料から成る請求項１記載の方法３、前
記追加すべき層（たとえば１２）は、シリコン、シリコ
ン窒化物、チタン窒化物、チタン酸化物、チタンオキシ
ナイトライド及びチタン−タングステンから成るグルー
プから選択された材料から成る請求項１記載の方法 ４、前記追加すべき層（たとえば１２）は１００ないし
２００オングストロームの範囲の厚さを有する請求項３
記載の方法 ５、前記誘電体（たとえば１１）は本質的に二酸化シリ
コンから成り、非等方性エッチングにフルオルカーボン
化学が用いられる請求項１記載の方法 ６、本質的な非等方性エッチングは、反応性イオンエッ
チングにより行われる請求項１記載の方法 ７、集積回路設計則は３ミクロンより小さいか等しい請
求項１記載の方法 ８、電極間隔ピッチは５ミクロンより小さいか等しい請
求項１記載の方法 ９、前記誘電体（たとえば１１）材料は、適合するよう
に堆積させる請求項１記載の方法 １０、前記誘電体（たとえば１１）材料は、平坦化され
ている請求項１記載の方法 １１、前記電極は半導体材料（たとえば１０）である請
求項１記載の方法 １２、前記電極は導電体材料である請求項１記載の方法
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38725489A | 1989-07-28 | 1989-07-28 | |
| US387,254 | 1989-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0383064A true JPH0383064A (ja) | 1991-04-09 |
| JP2599491B2 JP2599491B2 (ja) | 1997-04-09 |
Family
ID=23529111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196411A Expired - Lifetime JP2599491B2 (ja) | 1989-07-28 | 1990-07-26 | 集積回路半導体デバイスのエッチング法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0410635A1 (ja) |
| JP (1) | JP2599491B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101685196B1 (ko) * | 2016-06-03 | 2016-12-09 | 채희관 | 볼 밸브의 다단 정량 개폐 장치 |
| JP2019071499A (ja) * | 2019-02-14 | 2019-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354331A (ja) * | 1991-05-31 | 1992-12-08 | Sony Corp | ドライエッチング方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS603620A (ja) * | 1983-06-21 | 1985-01-10 | Mitsubishi Electric Corp | 微細パタ−ンの形成方法 |
| JPS6243133A (ja) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62106629A (ja) * | 1985-11-05 | 1987-05-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62166523A (ja) * | 1986-01-20 | 1987-07-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63213930A (ja) * | 1987-03-02 | 1988-09-06 | Nec Corp | 半導体装置の製造方法 |
| JPS63502936A (ja) * | 1986-03-24 | 1988-10-27 | アメリカン テレフォン アンド テレグラフ カムパニー | 集積回路デバイス製作のためのパターン転写プロセス |
| JPS6464220A (en) * | 1987-09-03 | 1989-03-10 | Sanyo Electric Co | Forming method for resist pattern |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| GB8312850D0 (en) * | 1983-05-10 | 1983-06-15 | British Telecomm | Semiconductor wafer fabrication |
| US4495220A (en) * | 1983-10-07 | 1985-01-22 | Trw Inc. | Polyimide inter-metal dielectric process |
| US4560436A (en) * | 1984-07-02 | 1985-12-24 | Motorola, Inc. | Process for etching tapered polyimide vias |
| US4624740A (en) * | 1985-01-22 | 1986-11-25 | International Business Machines Corporation | Tailoring of via-hole sidewall slope |
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
-
1990
- 1990-07-18 EP EP90307848A patent/EP0410635A1/en not_active Withdrawn
- 1990-07-26 JP JP2196411A patent/JP2599491B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS603620A (ja) * | 1983-06-21 | 1985-01-10 | Mitsubishi Electric Corp | 微細パタ−ンの形成方法 |
| JPS6243133A (ja) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62106629A (ja) * | 1985-11-05 | 1987-05-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62166523A (ja) * | 1986-01-20 | 1987-07-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63502936A (ja) * | 1986-03-24 | 1988-10-27 | アメリカン テレフォン アンド テレグラフ カムパニー | 集積回路デバイス製作のためのパターン転写プロセス |
| JPS63213930A (ja) * | 1987-03-02 | 1988-09-06 | Nec Corp | 半導体装置の製造方法 |
| JPS6464220A (en) * | 1987-09-03 | 1989-03-10 | Sanyo Electric Co | Forming method for resist pattern |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101685196B1 (ko) * | 2016-06-03 | 2016-12-09 | 채희관 | 볼 밸브의 다단 정량 개폐 장치 |
| JP2019071499A (ja) * | 2019-02-14 | 2019-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0410635A1 (en) | 1991-01-30 |
| JP2599491B2 (ja) | 1997-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2221852B1 (en) | Trench isolation for micromechanical devices | |
| US5055423A (en) | Planarized selective tungsten metallization system | |
| US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
| US5604156A (en) | Wire forming method for semiconductor device | |
| US7960240B1 (en) | System and method for providing a dual via architecture for thin film resistors | |
| KR100391877B1 (ko) | 반도체 장치의 제조 방법 | |
| US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| US7808048B1 (en) | System and method for providing a buried thin film resistor having end caps defined by a dielectric mask | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| US6939812B2 (en) | Method of forming an etch stop layer in a semiconductor device | |
| EP0875928B1 (en) | Metallization in semiconductor devices | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| US5057186A (en) | Method of taper-etching with photoresist adhesion layer | |
| US6924221B2 (en) | Integrated process flow to improve copper filling in a damascene structure | |
| US6228755B1 (en) | Semiconductor device, and manufacturing method therefor | |
| EP0188735B1 (en) | Tailoring of via-hole sidewall slope in an insulating layer | |
| US5854503A (en) | Maximization of low dielectric constant material between interconnect traces of a semiconductor circuit | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP2003037163A (ja) | 半導体装置及びその製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US20010039114A1 (en) | Method Of Forming Contact Or Wiring In Semiconductor Device | |
| JP2599491B2 (ja) | 集積回路半導体デバイスのエッチング法 | |
| US6750140B2 (en) | Process for producing contact holes on a metallization structure | |
| US6992393B2 (en) | Interconnect structure and method for fabricating the same |