JPS62166523A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62166523A JPS62166523A JP954586A JP954586A JPS62166523A JP S62166523 A JPS62166523 A JP S62166523A JP 954586 A JP954586 A JP 954586A JP 954586 A JP954586 A JP 954586A JP S62166523 A JPS62166523 A JP S62166523A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist
- film
- etching
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
Ｓｉ基板上のＰＳＧ等の絶縁膜にコンタクトホールを形
成するに当たり、絶縁膜の上にコンタクトホールの形状
を制御する形状制御膜を被覆してから、レジストをマス
クにして等方性ドライエツチング、異方性ドライエツチ
ングを行うことにより、絶縁膜の開口の上縁部がなだら
かな傾斜のコンタクトホールを形成する。
成するに当たり、絶縁膜の上にコンタクトホールの形状
を制御する形状制御膜を被覆してから、レジストをマス
クにして等方性ドライエツチング、異方性ドライエツチ
ングを行うことにより、絶縁膜の開口の上縁部がなだら
かな傾斜のコンタクトホールを形成する。
本発明は半導体装置の製造方法に係わり、特に半導体基
板上のコンタクトホールの形成方法の改良に関する。
板上のコンタクトホールの形成方法の改良に関する。
半導体集積回路等の製造において、基板表面を保護する
絶縁膜に窓あけし、電極配線を形成する場合に、窓の段
差部分で断線が生ずるのを防止するため、絶縁膜の開口
窓部周縁に傾斜をもたせてテーパー状とすることが重要
である。
絶縁膜に窓あけし、電極配線を形成する場合に、窓の段
差部分で断線が生ずるのを防止するため、絶縁膜の開口
窓部周縁に傾斜をもたせてテーパー状とすることが重要
である。
従来よりこの種のテーパー状とするエツチング法は種々
考案されているが、サイドエツチングを利用することに
より、絶縁膜開口の垂直部膜厚は減少することが出来る
も、開口の上縁部が急峻な傾斜となったり、絶縁膜孔窓
あけ後熱処理を要するもの等で、精度の高い、効果的な
、且つ簡便な方法となると未だ満足なものはない状況で
ある。
考案されているが、サイドエツチングを利用することに
より、絶縁膜開口の垂直部膜厚は減少することが出来る
も、開口の上縁部が急峻な傾斜となったり、絶縁膜孔窓
あけ後熱処理を要するもの等で、精度の高い、効果的な
、且つ簡便な方法となると未だ満足なものはない状況で
ある。
第２図（ａ）〜（ｄ）は従来例におけるコンタクトホー
ル形成工程の断面模式図である。
ル形成工程の断面模式図である。
ここでは、エツチング法程が簡易な、パターン精度の高
い、且つ無公害化等で優れている、等方性ドライエツチ
ング、異方性ドライエツチングによるコンタクトホール
形成工程について説明する。
い、且つ無公害化等で優れている、等方性ドライエツチ
ング、異方性ドライエツチングによるコンタクトホール
形成工程について説明する。
第２図（ａ）において、１はＳｉ基板で、この上にＰＳ
Ｇ （燐珪酸ガラス）の絶縁膜２を約１μｍ被覆形成し
、その上にエツチングマスクとなる （フォト）レジス
ト３の膜を厚さ約１．７μｍ形成して周知のフォトリソ
グラフィ技術によりレジスト３のコンタクトホール用の
開口６を形成する。
Ｇ （燐珪酸ガラス）の絶縁膜２を約１μｍ被覆形成し
、その上にエツチングマスクとなる （フォト）レジス
ト３の膜を厚さ約１．７μｍ形成して周知のフォトリソ
グラフィ技術によりレジスト３のコンタクトホール用の
開口６を形成する。
第２図（ｂ）においては、前記レジスト３をマスクにし
て、プラズマエンチングにより、絶縁膜２に対して等方
性ドライエツチングを約０．７μｍ行う。このプラズマ
エツチングの条件は例えばパワー １．５ＫＷ、雰囲気
がＣＦ４．０□（１５χ）のガス１．０ＴｏｒｒでＳｉ
基板１の温度１５０℃である。
て、プラズマエンチングにより、絶縁膜２に対して等方
性ドライエツチングを約０．７μｍ行う。このプラズマ
エツチングの条件は例えばパワー １．５ＫＷ、雰囲気
がＣＦ４．０□（１５χ）のガス１．０ＴｏｒｒでＳｉ
基板１の温度１５０℃である。
この等方性ドライエツチングによりＰＳＧＳ２Ｏ２さ方
向に０．７μｍ、又横方向に対しても０．７μｍのアン
ダーエツチングが行われるため、この図の如き形状とな
る。
向に０．７μｍ、又横方向に対しても０．７μｍのアン
ダーエツチングが行われるため、この図の如き形状とな
る。
第２図（Ｃ）においては、レジスト３をマスクにしてＲ
ＩＥ（反応性イオンエツチング）によりＰＳＧＳ２Ｏ２
りの部分に異方性ドライエツチングを行い孔を形成する
。
ＩＥ（反応性イオンエツチング）によりＰＳＧＳ２Ｏ２
りの部分に異方性ドライエツチングを行い孔を形成する
。
そのＲＩＨの条件は、例えばパワー ８００獣雰囲気は
ＣＦ、とＣＨＦ３のガス０．４Ｔｏｒｒである。
ＣＦ、とＣＨＦ３のガス０．４Ｔｏｒｒである。
このＲＹＢによれば、ＰＳＧＳ２Ｏ２ｉ基板１の表面に
垂直な方向に異方性ドライエツチングされるため、エツ
チングの形状はレジスト３の開口６の形状か射影され略
同様な形状となる。
垂直な方向に異方性ドライエツチングされるため、エツ
チングの形状はレジスト３の開口６の形状か射影され略
同様な形状となる。
第２図（ｄ）においては、レジスト３を除去した後、例
えばＡｌ４よりなる配線パターンを約１μ円被着形成す
る。すると、ＰｇＧ膜２の膜層における開口６の垂直部
即ちＳｉ基板１のコンタクト領域に近い部分における段
差は０．３μｍ程度でＡｌ ４ の厚さ１μｍに比べ
小さいので問題ないが、ＰＳＧＳ２Ｏ２口６の上縁部に
殆ど垂直に近い急峻な傾斜をもつ段差が出来るため、こ
の部でＡｌ ４の膜が薄くなりＵｒ線したりして不良の
原因となる。
えばＡｌ４よりなる配線パターンを約１μ円被着形成す
る。すると、ＰｇＧ膜２の膜層における開口６の垂直部
即ちＳｉ基板１のコンタクト領域に近い部分における段
差は０．３μｍ程度でＡｌ ４ の厚さ１μｍに比べ
小さいので問題ないが、ＰＳＧＳ２Ｏ２口６の上縁部に
殆ど垂直に近い急峻な傾斜をもつ段差が出来るため、こ
の部でＡｌ ４の膜が薄くなりＵｒ線したりして不良の
原因となる。
従来例において、絶縁膜開口の上縁部における急峻な傾
斜をゆるやかな（頃斜とすることにより、ＡＩ断線の恐
れのないコンタクトホールとする。
斜をゆるやかな（頃斜とすることにより、ＡＩ断線の恐
れのないコンタクトホールとする。
上記問題点の解決は、Ｓｉ基板上に絶縁膜を形成し、そ
の上に前記絶縁膜の材質よりも、等方性ドライエツチン
グにおける工・ソチングレートの大きい材質の形状制御
膜を形成する工程と、更にその上にレジストの被膜を形
成し、このレジストに開口を形成する工程と、レジスト
をマスクにして等方性ドライエツチングにより、形状制
御膜とｋＭ ４ｉ膜に厚み方向と、横方向の工・ノチン
グを行い、且つ絶縁膜の下部層は残すようにする工程と
、更に前記レジストをマスクとした異方性ドライエ・ノ
チングにより絶縁膜の残部に窓あけしＳｉ基板の表面を
露出せしめ、コンタクトホールを形成する工程を含んで
なる本発明による半導体装置の製造方法により達成され
る。
の上に前記絶縁膜の材質よりも、等方性ドライエツチン
グにおける工・ソチングレートの大きい材質の形状制御
膜を形成する工程と、更にその上にレジストの被膜を形
成し、このレジストに開口を形成する工程と、レジスト
をマスクにして等方性ドライエツチングにより、形状制
御膜とｋＭ ４ｉ膜に厚み方向と、横方向の工・ノチン
グを行い、且つ絶縁膜の下部層は残すようにする工程と
、更に前記レジストをマスクとした異方性ドライエ・ノ
チングにより絶縁膜の残部に窓あけしＳｉ基板の表面を
露出せしめ、コンタクトホールを形成する工程を含んで
なる本発明による半導体装置の製造方法により達成され
る。
特に前記絶縁膜としてはＰＳＧ （燐珪酸ガラス）、又
はＳ ’＋ ０２を、前記形状制御膜としてはＳＯＧ
＜スピンオンガラス）を用いることにより本発明は容易
に実施することが出来る。
はＳ ’＋ ０２を、前記形状制御膜としてはＳＯＧ
＜スピンオンガラス）を用いることにより本発明は容易
に実施することが出来る。
絶縁膜の上に形成した形状制御膜は等方性ドライエツチ
ングのエツチングレートが絶縁膜に比し、大きいため絶
縁膜のエツチングが厚さ方向のエツチング量に比べ、横
方向のエツチングが速く進むので絶縁膜の開口上縁部に
おける傾斜が緩やかになる。絶縁膜を厚さ方向に所定厚
さエツチングした後、レジストをマスクにして異方性ド
ライエツチングを行い、残部絶縁膜に窓あけを行うこと
により、ＡＩ配線の断線の恐れのないコンタクトホール
を形成する。
ングのエツチングレートが絶縁膜に比し、大きいため絶
縁膜のエツチングが厚さ方向のエツチング量に比べ、横
方向のエツチングが速く進むので絶縁膜の開口上縁部に
おける傾斜が緩やかになる。絶縁膜を厚さ方向に所定厚
さエツチングした後、レジストをマスクにして異方性ド
ライエツチングを行い、残部絶縁膜に窓あけを行うこと
により、ＡＩ配線の断線の恐れのないコンタクトホール
を形成する。
第１図（ａ）〜（ｅ）は本発明におけるコンタクトホー
ル形成工程の断面模式図である。
ル形成工程の断面模式図である。
これら図において、第２図（ａ）〜（ｄ）と同じ名称の
ものは同じ符号で示す。
ものは同じ符号で示す。
第１図（ａ）において、１はＳｔ基板で、この上に絶縁
膜２としてＰＳＧ膜を約１μｍ被覆形成し、その上に形
状制御膜５としてＳＯＧ （スピンオンガラス、これは
樹脂を有機溶剤で溶かした液にガラス粉末を懸濁したも
の）膜を約０．１μｒｒｌ塗布しベーキングする。つい
でＳＯＧＯｓＯ４にエツチングマスクとなる（フォト）
レジスト３の膜を厚さ約１．７μｍ形成して周知のフォ
トリソグラフィ技術により、レジスト３のコンタクトホ
ール用の開口６を形成する。
膜２としてＰＳＧ膜を約１μｍ被覆形成し、その上に形
状制御膜５としてＳＯＧ （スピンオンガラス、これは
樹脂を有機溶剤で溶かした液にガラス粉末を懸濁したも
の）膜を約０．１μｒｒｌ塗布しベーキングする。つい
でＳＯＧＯｓＯ４にエツチングマスクとなる（フォト）
レジスト３の膜を厚さ約１．７μｍ形成して周知のフォ
トリソグラフィ技術により、レジスト３のコンタクトホ
ール用の開口６を形成する。
第１図（ｂ）において示すものは、前記レジスト３をマ
スクにしてプラズマエツチングによりＳＯＧＯｓＯ４し
て等方性ドライエツチングを厚さ方向に約０．１μｍ行
い、下層のＰＳＧＳ２Ｏ２面が露出した時点におけるも
のである。このプラズマエツチングの条件は例えばパワ
ー１．５ＫＷ、雰囲気がＣＦ、 、０ｚ（１５％）のガ
ス１．０ ＴｏｒｒＴ：Ｓｉ基板１の温度は１５（１℃
である。
スクにしてプラズマエツチングによりＳＯＧＯｓＯ４し
て等方性ドライエツチングを厚さ方向に約０．１μｍ行
い、下層のＰＳＧＳ２Ｏ２面が露出した時点におけるも
のである。このプラズマエツチングの条件は例えばパワ
ー１．５ＫＷ、雰囲気がＣＦ、 、０ｚ（１５％）のガ
ス１．０ ＴｏｒｒＴ：Ｓｉ基板１の温度は１５（１℃
である。
この等方性ドライエツチングによりＳＯＧＯｓＯ４さ方
向に０．１μｍのエツチングと同時に、レジスト３の開
口６の下端より０．１μｍ横方向にサイドエツチングが
行われる。
向に０．１μｍのエツチングと同時に、レジスト３の開
口６の下端より０．１μｍ横方向にサイドエツチングが
行われる。
第１図（ｃ）において示すものは、更に引き続いて等方
性ドライエツチングが行われ、ＰＳＧＳ２Ｏ２厚が約０
．７μｍエツチングされた時点におけるものである。
性ドライエツチングが行われ、ＰＳＧＳ２Ｏ２厚が約０
．７μｍエツチングされた時点におけるものである。
このとき、ＰＳＧＳ２Ｏ２べＳＯＧＯｓＯ４ツチングレ
ートが３〜４倍であるため、ＰＳＧＳ２Ｏ２，７μｍエ
ツチングされる間にＳＯＧＯｓＯ４，１〜２．８μｍエ
ツチングされ、その結果、ＰＳＧＳ２Ｏ２イドエツチン
グは、この図に示す如く、開口部を緩やかな傾斜面とす
る。
ートが３〜４倍であるため、ＰＳＧＳ２Ｏ２，７μｍエ
ツチングされる間にＳＯＧＯｓＯ４，１〜２．８μｍエ
ツチングされ、その結果、ＰＳＧＳ２Ｏ２イドエツチン
グは、この図に示す如く、開口部を緩やかな傾斜面とす
る。
第１図（ｄ）において示すものは、レジスト３をマスク
にしてＲＩＥによりＰＳＧＳ２Ｏ２りの部分に異方性ド
ライエツチングを行い孔を形成したものである。そのＲ
ＩＥの条件は、例えばパワー ８００Ｗ、雰囲気ＣＦ４
とＣＩＩＦ：ｌのガス０．４Ｔｏｒｒである。
にしてＲＩＥによりＰＳＧＳ２Ｏ２りの部分に異方性ド
ライエツチングを行い孔を形成したものである。そのＲ
ＩＥの条件は、例えばパワー ８００Ｗ、雰囲気ＣＦ４
とＣＩＩＦ：ｌのガス０．４Ｔｏｒｒである。
このＲＩＥによれば、ＰＳＧＳ２Ｏ２ｉ基板１の表面に
垂直な方向に異方性ドライエツチングされるため、エツ
チングの形状はレジスト３０開口６の形状が射影され略
同様な形状となる。
垂直な方向に異方性ドライエツチングされるため、エツ
チングの形状はレジスト３０開口６の形状が射影され略
同様な形状となる。
第１図（ｄ）におイテ、レジスト３ト５ＯＧＩＩｘ５ヲ
除去した後、例えばＡ１４よりなる配線パターンを約１
μｍ被着形成する。このときＰＳＧＳ２Ｏ２口６の上縁
部の傾斜は緩やかなものとなるためＡ１４のカバレッジ
性は極めて良好である。又ＰＳＧ膜２の開口６の垂直部
即ちＳｉ基板１のコンタクト領域に近い部分の段差は小
さく殆ど問題と成らない。
除去した後、例えばＡ１４よりなる配線パターンを約１
μｍ被着形成する。このときＰＳＧＳ２Ｏ２口６の上縁
部の傾斜は緩やかなものとなるためＡ１４のカバレッジ
性は極めて良好である。又ＰＳＧ膜２の開口６の垂直部
即ちＳｉ基板１のコンタクト領域に近い部分の段差は小
さく殆ど問題と成らない。
前記したＳＯＧＯｓＯ４ツチングレートはＳＯＧＯｓＯ
４−キングにおける温度と時間で調整し得るので、ＰＳ
ＧＳ２Ｏ２口６の上縁部間隔を調節し得る。又絶縁膜２
としてＰＳＧ膜の替わりに、ｓ ｉｏ ２ Ｊｌとした
ものについても同様な結果を得ることが出来る。
４−キングにおける温度と時間で調整し得るので、ＰＳ
ＧＳ２Ｏ２口６の上縁部間隔を調節し得る。又絶縁膜２
としてＰＳＧ膜の替わりに、ｓ ｉｏ ２ Ｊｌとした
ものについても同様な結果を得ることが出来る。
以上詳細に説明したように本発明によるコンタクｉ・ホ
ール形成方法によれば、絶縁膜の開口の上縁部が暖やか
な傾斜となるため、ＡｌＩＩｇＴ線の恐れのないコンタ
クトホールを形成することが出来る。
ール形成方法によれば、絶縁膜の開口の上縁部が暖やか
な傾斜となるため、ＡｌＩＩｇＴ線の恐れのないコンタ
クトホールを形成することが出来る。
第１図（ａ）〜（ｅ）は本発明におけるコンタクトホー
ル形成工程の断面模式図、 第２図（ａ）〜（ｄ）は従来例におけるコンタクトホー
ル形成工程の断面模式図である。 図において、 １はＳｉ基板、 ２は絶縁膜（ＰＳＧ膜）、 ３はレジスト、 ４は＾１１ ５は形状制御膜（ＳＯＧ膜）、 ６は開口 の灯ｍｌ躾式図 第１日
ル形成工程の断面模式図、 第２図（ａ）〜（ｄ）は従来例におけるコンタクトホー
ル形成工程の断面模式図である。 図において、 １はＳｉ基板、 ２は絶縁膜（ＰＳＧ膜）、 ３はレジスト、 ４は＾１１ ５は形状制御膜（ＳＯＧ膜）、 ６は開口 の灯ｍｌ躾式図 第１日
Claims (2)
- （１）Ｓｉ基板（１）上に絶縁膜（２）を形成し、その
上に前記絶縁膜（２）の材質よりも、等方性ドライエッ
チングにおけるエッチングレートの大きい材質の形状制
御膜（５）を形成する工程と、更にその上にレジスト（
３）の被膜を形成し、このレジスト（３）に開口（６）
を形成する工程と、レジスト（３）をマスクにして等方
性ドライエッチングにより、形状制御膜（５）と絶縁膜
（２）に厚み方向と、横方向のエッチングを行い、且つ
絶縁膜（２）の下部層は残すようにする工程と、更に前
記レジスト（３）をマスクとした異方性ドライエッチン
グにより絶縁膜（２）の残部に窓あけしＳｉ基板（１）
の表面を露出せしめ、コンタクトホールを形成する工程
を 含んでなることを特徴とする半導体装置の製造方法。 - （２）前記絶縁膜（２）はＰＳＧ（燐珪酸ガラス）、又
はＳｉＯ＿２よりなり、前記形状制御膜（５）はＳＯＧ
（スピンオンガラス）よりなることを特徴とする特許の
請求範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP954586A JPS62166523A (ja) | 1986-01-20 | 1986-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP954586A JPS62166523A (ja) | 1986-01-20 | 1986-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62166523A true JPS62166523A (ja) | 1987-07-23 |
Family
ID=11723244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP954586A Pending JPS62166523A (ja) | 1986-01-20 | 1986-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62166523A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0383064A (ja) * | 1989-07-28 | 1991-04-09 | American Teleph & Telegr Co <Att> | 集積回路半導体デバイスのエッチング法 |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US6320269B1 (en) * | 1999-05-03 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Method for preparing a semiconductor wafer to receive a protective tape |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60755A (ja) * | 1983-06-16 | 1985-01-05 | Pioneer Electronic Corp | スル−ホ−ルの形成方法 |
-
1986
- 1986-01-20 JP JP954586A patent/JPS62166523A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60755A (ja) * | 1983-06-16 | 1985-01-05 | Pioneer Electronic Corp | スル−ホ−ルの形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0383064A (ja) * | 1989-07-28 | 1991-04-09 | American Teleph & Telegr Co <Att> | 集積回路半導体デバイスのエッチング法 |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US6320269B1 (en) * | 1999-05-03 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Method for preparing a semiconductor wafer to receive a protective tape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4076860A (en) | Method of forming electrode wirings in semiconductor devices | |
| JP2553079B2 (ja) | ヴァイア形成方法 | |
| US5403438A (en) | Process for forming pattern | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JPS62166523A (ja) | 半導体装置の製造方法 | |
| US4988403A (en) | Method of forming patterned silicone rubber layer | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JPS62172721A (ja) | コンタクトホ−ルの形成方法 | |
| JPH0467333B2 (ja) | ||
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JPH01171242A (ja) | 半導体装置の製造方法 | |
| JP2690805B2 (ja) | 厚膜メタル配線の形成方法 | |
| JPS5856421A (ja) | 半導体装置の製造方法 | |
| JPS6034020A (ja) | 半導体装置の製造方法 | |
| JPS6236828A (ja) | 選択エツチング方法 | |
| JPS5843540A (ja) | 半導体装置の配線形成方法 | |
| JPS6030100B2 (ja) | パタ−ン形成方法 | |
| JPH039520A (ja) | 半導体装置の製造方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPH0246463A (ja) | 半導体装置の製造方法 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 |