JPH0383396A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH0383396A JPH0383396A JP21847889A JP21847889A JPH0383396A JP H0383396 A JPH0383396 A JP H0383396A JP 21847889 A JP21847889 A JP 21847889A JP 21847889 A JP21847889 A JP 21847889A JP H0383396 A JPH0383396 A JP H0383396A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ground
- multilayer printed
- line
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
多層プリント配線板に関し、
層数減少を図りながら、基板製作コストや基板設計の自
由度拡大を図り得る多層プリント配線板を提供すること
を目的とし、 電源層及び接地層を同一の平面内に併設した内層を少な
くとも１つ有するよう構成する。
由度拡大を図り得る多層プリント配線板を提供すること
を目的とし、 電源層及び接地層を同一の平面内に併設した内層を少な
くとも１つ有するよう構成する。
本発明は、電気絶縁性基板の外層の他に、内層にも電気
良導体金属による配線図形を有するいわゆる多層プリン
ト配線板に関する。
良導体金属による配線図形を有するいわゆる多層プリン
ト配線板に関する。
電子機器の急速な高精度・高密度高信頼性化への要求を
満足させるため、絶縁体（又は誘電体）と導電体とを層
状に積層形威し、各導電層間の電気的接続を行い、１つ
のシステムにまとめあげたいわゆる多層プリント配線板
が多用されている。
満足させるため、絶縁体（又は誘電体）と導電体とを層
状に積層形威し、各導電層間の電気的接続を行い、１つ
のシステムにまとめあげたいわゆる多層プリント配線板
が多用されている。
例えば、４層レベルでは電源層及び接地（アース）層の
２層をそれぞれ内部に、信号線層を外部両面に配置する
積層構成が標準となっている。また、高密度化に対応す
る６層及び８層レベルにおいても同様である。
２層をそれぞれ内部に、信号線層を外部両面に配置する
積層構成が標準となっている。また、高密度化に対応す
る６層及び８層レベルにおいても同様である。
しかるに、基板製作コストやパターンレイアウト設計等
を考慮すると、上記従来の積層構成の如く常に電源層と
接地層とを別個独立の層として積層するのは必ずしも得
策ではない場合が起きる可能性がある。
を考慮すると、上記従来の積層構成の如く常に電源層と
接地層とを別個独立の層として積層するのは必ずしも得
策ではない場合が起きる可能性がある。
そこで、本発明においては基板の積層構造における層数
の減少を図りながら、同時に基板のコスト及び設計の自
由度等の改善が可能な新奇な基板構造を提供することを
課題とする。
の減少を図りながら、同時に基板のコスト及び設計の自
由度等の改善が可能な新奇な基板構造を提供することを
課題とする。
〔課題を解決するための手段］
上記課題を解決するために本発明によれば、電源層及び
接地層を同一の平面内に併設した内層を少なくとも１つ
有することを構成上の特徴とする。
接地層を同一の平面内に併設した内層を少なくとも１つ
有することを構成上の特徴とする。
電源層と接地層を同一平面内に併設するため、−層の内
層で済む。従って、本来的に必要であった他の一層が全
く不要となり、その分のコストが少なくとも低減し、あ
るいはそれを他の用途に使用できる。
層で済む。従って、本来的に必要であった他の一層が全
く不要となり、その分のコストが少なくとも低減し、あ
るいはそれを他の用途に使用できる。
以下、図示実施例に基づき本発明を説明する。
第１図は、本発明に係る多層プリント配線板の基本原理
を説明するための、一実施例の表層を捲り取ってそのレ
イアウトが見えるようにされた電源層及び接地層が併設
された内層の平面図である。
を説明するための、一実施例の表層を捲り取ってそのレ
イアウトが見えるようにされた電源層及び接地層が併設
された内層の平面図である。
基板内層１には、いわゆるスルーホール・コネクション
のためあるいは部品実装のためのスルーホール２が複数
個形成され、これらのスルーホール２はＸＹ直交座標系
に基づき、２．５４＋＋＋ｍピッチの基本格子間隔で規
則正しく配置されている。
のためあるいは部品実装のためのスルーホール２が複数
個形成され、これらのスルーホール２はＸＹ直交座標系
に基づき、２．５４＋＋＋ｍピッチの基本格子間隔で規
則正しく配置されている。
また、この内層１上には、本発明に従い電源層及び接地
層が併設されるが、本実施例の場合、例えば電源ライン
（層〉をＡ１接地ライン（層）をＢとすると、両ライン
Ａ、Ｂは横一列に並ぶスルーホール２に沿いスルーホー
ル間の中央を所定の輻で略直線的に平行に延び且つ互い
違いに位置するように配置されている。そして、各電源
ラインＡは左方側で、各接地ラインＢは右方側でそれぞ
れ一体化接続されている。
層が併設されるが、本実施例の場合、例えば電源ライン
（層〉をＡ１接地ライン（層）をＢとすると、両ライン
Ａ、Ｂは横一列に並ぶスルーホール２に沿いスルーホー
ル間の中央を所定の輻で略直線的に平行に延び且つ互い
違いに位置するように配置されている。そして、各電源
ラインＡは左方側で、各接地ラインＢは右方側でそれぞ
れ一体化接続されている。
このように、両ラインＡ・Ｂを平行に（交互に〉配設す
るのは、基板外側に実装された部品のビン足が挿入され
るスルーホールに両ラインＡ・Ｂのいずれかを接続する
パターンレイアウトにする場合に簡便に対処できるから
である。このことは、以下の第２図に関する説明により
更に明らかになろう。なお、言うまでもないが第１図に
おいて電源層及び接地層がＡ、Ｂ相互に逆であっても差
し支えない。また、本図のレイアウトにおいては電源ラ
インＡ及び接地ラインＢのいずれもスルーホール２と接
続されているようには描いていない。
るのは、基板外側に実装された部品のビン足が挿入され
るスルーホールに両ラインＡ・Ｂのいずれかを接続する
パターンレイアウトにする場合に簡便に対処できるから
である。このことは、以下の第２図に関する説明により
更に明らかになろう。なお、言うまでもないが第１図に
おいて電源層及び接地層がＡ、Ｂ相互に逆であっても差
し支えない。また、本図のレイアウトにおいては電源ラ
インＡ及び接地ラインＢのいずれもスルーホール２と接
続されているようには描いていない。
ここで、実際に基板外側に所定のＩＣが実装された場合
のその内層パターンの一例を第２図に示すと、本図のＩ
Ｃｌ３は図示しない基板外面に実装されたものであるた
め想像（二点１ｉｌ）線で描いてあり、これは例えばロ
ジック・レベル反転用のゲートを具えた７４０４等のい
わゆるロジックＩＣである。
のその内層パターンの一例を第２図に示すと、本図のＩ
Ｃｌ３は図示しない基板外面に実装されたものであるた
め想像（二点１ｉｌ）線で描いてあり、これは例えばロ
ジック・レベル反転用のゲートを具えた７４０４等のい
わゆるロジックＩＣである。
このようなりＩＰタイプＩＣｌ３は、図で向かって下方
側の左から右に１番から７番の７個のビン足を有し、さ
らに上方側の右から左に８番から１４番の７個のピン足
を有する。この１４個のくその断面が示される〉ピン足
のうち少なくとも７番ピン１５ｇ及び１４番ビン１５ｎ
は、ＩＣｌ３を作動させるために接地ラインＢ及び電源
ライン八にそれぞれ電気的に接続されている必要がある
。このため本実施例においては、それぞれ近傍の電源ラ
イン八及び接地ラインＢから各ビン１５ｎ・１５ｇが挿
入されたスルーホール１２ｎ 、 １２ｇに向かってそ
れらが上方側に延長・突設され、接地ラインＡ及び電源
ラインＢとスルーホール１２ｎ、１２ｇとがそれぞれ一
体的に導通接続される。
側の左から右に１番から７番の７個のビン足を有し、さ
らに上方側の右から左に８番から１４番の７個のピン足
を有する。この１４個のくその断面が示される〉ピン足
のうち少なくとも７番ピン１５ｇ及び１４番ビン１５ｎ
は、ＩＣｌ３を作動させるために接地ラインＢ及び電源
ライン八にそれぞれ電気的に接続されている必要がある
。このため本実施例においては、それぞれ近傍の電源ラ
イン八及び接地ラインＢから各ビン１５ｎ・１５ｇが挿
入されたスルーホール１２ｎ 、 １２ｇに向かってそ
れらが上方側に延長・突設され、接地ラインＡ及び電源
ラインＢとスルーホール１２ｎ、１２ｇとがそれぞれ一
体的に導通接続される。
このように、第１図の実際の例を挙げて説明した第２図
の実施例の内層レイアウトによれば、同一層に電源ライ
ンと接地ラインとを同居させて適切に両者を配置したこ
とにより、確実且つ容易な電源供給及びアース接続が可
能となり、同時に基板製作コスト低減、部品実装量の拡
大、パターンレイアウト設計の自由度拡大等の様々の効
果が得られる。
の実施例の内層レイアウトによれば、同一層に電源ライ
ンと接地ラインとを同居させて適切に両者を配置したこ
とにより、確実且つ容易な電源供給及びアース接続が可
能となり、同時に基板製作コスト低減、部品実装量の拡
大、パターンレイアウト設計の自由度拡大等の様々の効
果が得られる。
〔発明の効果〕
以上の如く本発明によれば、実質的な層数の減少により
、基板製作コストの低減が図れ、また、基板設計の自由
度等が拡大する。
、基板製作コストの低減が図れ、また、基板設計の自由
度等が拡大する。
第１図は本発明に係る多層プリント配線板の内層の一実
施例の平面図、 第２図は内層の別の実施例の平面図である。 １・・・内層、 ２・・・スルーホール、
Ａ・・・電源ライン（層）、Ｂ・・・接地ライン（層）
、１１・・・内層、１２・・・スルーホール。
施例の平面図、 第２図は内層の別の実施例の平面図である。 １・・・内層、 ２・・・スルーホール、
Ａ・・・電源ライン（層）、Ｂ・・・接地ライン（層）
、１１・・・内層、１２・・・スルーホール。
Claims (1)
- １．電源層（Ａ）及び接地層（Ｂ）を同一の平面内に併
設した内層（１，１１）を少なくとも１つ有することを
特徴とする多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21847889A JPH0383396A (ja) | 1989-08-28 | 1989-08-28 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21847889A JPH0383396A (ja) | 1989-08-28 | 1989-08-28 | 多層プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383396A true JPH0383396A (ja) | 1991-04-09 |
Family
ID=16720561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21847889A Pending JPH0383396A (ja) | 1989-08-28 | 1989-08-28 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181389A (ja) * | 1992-12-11 | 1994-06-28 | Nec Corp | 多層印刷配線板 |
| JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
-
1989
- 1989-08-28 JP JP21847889A patent/JPH0383396A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181389A (ja) * | 1992-12-11 | 1994-06-28 | Nec Corp | 多層印刷配線板 |
| JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258263B1 (ko) | 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) | |
| KR100612267B1 (ko) | 반도체장치 | |
| US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
| TW202031106A (zh) | 多層印刷基板 | |
| US6225687B1 (en) | Chip package with degassing holes | |
| JP4671470B2 (ja) | 有機ランド・グリッド・アレイ・パッケージ、基板、有機基板、集積回路パッケージ及び回路アセンブリ | |
| JPH06181389A (ja) | 多層印刷配線板 | |
| US7107673B2 (en) | Technique for accommodating electronic components on a multiplayer signal routing device | |
| EP1714530B1 (en) | Method for increasing a routing density for a circuit board and such a circuit board | |
| JPH0383396A (ja) | 多層プリント配線板 | |
| US20040090755A1 (en) | Small and securely-soldered electronic unit | |
| US7394026B2 (en) | Multilayer wiring board | |
| JPH0521944A (ja) | 印刷配線板 | |
| JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
| KR102279152B1 (ko) | 배선용 인터포저 및 이를 구비하는 전자 모듈 | |
| KR20030057283A (ko) | 회로 부품이 납땜되는 패드를 구비한 인쇄 배선 기판과,이 인쇄 배선 기판을 구비한 회로 모듈 및 상기 회로모듈을 탑재한 전자 기기 | |
| JP2020013917A (ja) | 配線基板 | |
| KR101124729B1 (ko) | 다층 신호라우팅 디바이스에 전자소자를 수용하는 기술 | |
| CN212064477U (zh) | 一种可组装的多层电路板结构 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JP2004047545A (ja) | 多層プリント配線板 | |
| KR20250168720A (ko) | 회로기판 및 반도체 패키지 | |
| JPS582091A (ja) | 印刷配線基板 | |
| WO2020196180A1 (ja) | 配線板および電子機器 | |
| JPH08153825A (ja) | 半導体パッケージ |