JPH0388504A - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH0388504A JPH0388504A JP22493489A JP22493489A JPH0388504A JP H0388504 A JPH0388504 A JP H0388504A JP 22493489 A JP22493489 A JP 22493489A JP 22493489 A JP22493489 A JP 22493489A JP H0388504 A JPH0388504 A JP H0388504A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- converter
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、任意波形発生器におけるデジタル・アナログ
変換のりニアリティの改善に関する。
変換のりニアリティの改善に関する。
〈従来の技術〉
従来のデジタル型の任意波形発生器の一例を第５図に示
す。図において、１は波形データが格納された波形メモ
リ、２はクロック・アドレス発生器で、波形メモリ１よ
り波形データを読み出すために必要なアドレスを発生す
ると共に、読み出された波形データ（デジタルデータ）
をデジタル・アナログ変換器（以下ＤＡ変換器という）
３でアナログ変換する際の変換クロックを発生する。
す。図において、１は波形データが格納された波形メモ
リ、２はクロック・アドレス発生器で、波形メモリ１よ
り波形データを読み出すために必要なアドレスを発生す
ると共に、読み出された波形データ（デジタルデータ）
をデジタル・アナログ変換器（以下ＤＡ変換器という）
３でアナログ変換する際の変換クロックを発生する。
４は演算・制御回路で、波形メモリ１に与える波形デー
タを波形定義式より演算して求めると共に、クロック・
アドレス発生器２がアドレスおよびクロックを適切に発
生するよう制御するものである。
タを波形定義式より演算して求めると共に、クロック・
アドレス発生器２がアドレスおよびクロックを適切に発
生するよう制御するものである。
このような構成においては、予め演算・制御回路４にお
いて波形定義式を演算し出力波形の波形データを求め、
波形メモリに格納する。その後、クロック・アドレス発
生器２よりアドレスを指定して波形メモリ１より波形デ
ータを読み出し、ＤＡ変換器３でアナログ変換する。こ
のデータ読み出し、アナログ変換動作を間断なく繰り返
すことにより連続したアナログ波形を得ることができる
。
いて波形定義式を演算し出力波形の波形データを求め、
波形メモリに格納する。その後、クロック・アドレス発
生器２よりアドレスを指定して波形メモリ１より波形デ
ータを読み出し、ＤＡ変換器３でアナログ変換する。こ
のデータ読み出し、アナログ変換動作を間断なく繰り返
すことにより連続したアナログ波形を得ることができる
。
なお、最終的にはこの出力波形を更にローパスフィルタ
等を通してなめらかな波形に整形するが、ここでは直接
に関係しない事項なのでその部分は省略しである。
等を通してなめらかな波形に整形するが、ここでは直接
に関係しない事項なのでその部分は省略しである。
〈発明が解決しようとする課題〉
ところで、このような従来の任意波形発生器では、演算
・制御回路４において波形定義式を演算し出力波形の波
形データに変換する時、演算値自体の有効ビット数が大
きいく分解能が高い〉にもかかわらず、理想的なりＡ変
換器を想定して、単純にＤＡの分解能以下のデータを四
捨五入し、その値を波形メモリ１に与えている。
・制御回路４において波形定義式を演算し出力波形の波
形データに変換する時、演算値自体の有効ビット数が大
きいく分解能が高い〉にもかかわらず、理想的なりＡ変
換器を想定して、単純にＤＡの分解能以下のデータを四
捨五入し、その値を波形メモリ１に与えている。
したがって、ＤＡ変換器３の出力波形には、変換の際の
量子化誤差に加えて、ＤＡ変換器３の直線性誤差および
微分直線性誤差等により、誤差が生じるという問題があ
った。
量子化誤差に加えて、ＤＡ変換器３の直線性誤差および
微分直線性誤差等により、誤差が生じるという問題があ
った。
本発明の目的は、このような点に鑑みてなされたもので
、ＤＡ変換器の直線性誤差、微分直線性誤差等の誤差を
、誤差補正デープルと波形テータ作成手段により改善し
、高精度の波形を発生することのできる任意波形発生器
を提供することにある。
、ＤＡ変換器の直線性誤差、微分直線性誤差等の誤差を
、誤差補正デープルと波形テータ作成手段により改善し
、高精度の波形を発生することのできる任意波形発生器
を提供することにある。
く課題を解決するための手段〉
このような目的を達成するための本発明は、演算・制御
回路により波形定義式を演算し、算出された波形データ
を波形メモリに記憶しておき、この波形メモリから順次
波形データを読み出してＤＡ変換器によりアナログ変換
してゆくことによって、任意波形を発生する任意波形発
生器において、 前記ＤＡ変換器の入力データと出力データの関係を予め
記憶された誤差補正テーブルを備え、前記演算・制御回
路は、求められた波形定義式の演算結果から波形データ
に変換する際に、前記誤差補正デープルの値を基にＤＡ
変換の非直線性が補正されるような波形データに補正し
て出力する機能を含むようにように構成されたことを特
徴とする。
回路により波形定義式を演算し、算出された波形データ
を波形メモリに記憶しておき、この波形メモリから順次
波形データを読み出してＤＡ変換器によりアナログ変換
してゆくことによって、任意波形を発生する任意波形発
生器において、 前記ＤＡ変換器の入力データと出力データの関係を予め
記憶された誤差補正テーブルを備え、前記演算・制御回
路は、求められた波形定義式の演算結果から波形データ
に変換する際に、前記誤差補正デープルの値を基にＤＡ
変換の非直線性が補正されるような波形データに補正し
て出力する機能を含むようにように構成されたことを特
徴とする。
〈作用〉
本発明では、ＤＡ変換器の入出力特性（直線性）はその
ままで、ＤＡ変換器に与える波形データを補正する。
ままで、ＤＡ変換器に与える波形データを補正する。
誤差補正テーブルには、ＤＡ変換器の入力と出力の値あ
るいは理想的な出力値と実際の出力値との差分データを
記憶しておく。
るいは理想的な出力値と実際の出力値との差分データを
記憶しておく。
演算・制御回路では、波形定義式より求められた値から
波形メモリに与える波形データへの変換の際に、誤差補
正テーブルの値を参照して、ＤＡ変換の直線性が改善さ
れるような波形データに補正、する。
波形メモリに与える波形データへの変換の際に、誤差補
正テーブルの値を参照して、ＤＡ変換の直線性が改善さ
れるような波形データに補正、する。
〈実施例〉
以下図面を参照して本発明の詳細な説明する。
第１図は本発明に係る任意波形発生器の一実施例を示す
構成図である。図において、第５図と同等な部分には同
一符号を付し、その説明は省略する。
構成図である。図において、第５図と同等な部分には同
一符号を付し、その説明は省略する。
１０は演算・制御回路で、波形メモリ１およびり弓
ロック・アドレス発生器２に対するデータの供給および
制御は従来例の場合と同様である。ただし、任意関数の
演算結果をＤＡ変換器への入力データに変換する際、誤
差補正テーブル１１を参照し、理想の出力値（誤差のな
い出力値）に最も近い値となるような値に補正して出力
する機能が従来例の場合とは異なる。
制御は従来例の場合と同様である。ただし、任意関数の
演算結果をＤＡ変換器への入力データに変換する際、誤
差補正テーブル１１を参照し、理想の出力値（誤差のな
い出力値）に最も近い値となるような値に補正して出力
する機能が従来例の場合とは異なる。
誤差補正テーブル１１は、メモリで構成され、ＤＡ変換
器３の出力について理想値と測定値の差分が記憶された
ものである。なお、理想値と測定値の差分てはなく、測
定値そのものとすることもできる。
器３の出力について理想値と測定値の差分が記憶された
ものである。なお、理想値と測定値の差分てはなく、測
定値そのものとすることもできる。
この誤差補正テーブルには、予め実測により得られたデ
ータが格納される。ＤＡ変換器３の直流特性を外部の電
圧計あるいは自己校正機能（ＣＡＬ機能）により求める
ことができる場合は、その手段により理想値（入力値に
対して誤差のない出力値）と実際の出力値との差分を求
め、それを記憶しておく。
ータが格納される。ＤＡ変換器３の直流特性を外部の電
圧計あるいは自己校正機能（ＣＡＬ機能）により求める
ことができる場合は、その手段により理想値（入力値に
対して誤差のない出力値）と実際の出力値との差分を求
め、それを記憶しておく。
１２は上記ＣＡＬ機能を有する場合において用いられる
低速高分解能型のアナログ・デジタル変換器（以下ＡＤ
変換器という）を示すもので、ＤＡ変換器３に所定の入
力を与え（演算・制御回路１０より与える）、その時の
出力をＡＤ変換器１２で読み取り、その差分（またはそ
の読み取り値そのもの）をメモリ１１に格納する。
低速高分解能型のアナログ・デジタル変換器（以下ＡＤ
変換器という）を示すもので、ＤＡ変換器３に所定の入
力を与え（演算・制御回路１０より与える）、その時の
出力をＡＤ変換器１２で読み取り、その差分（またはそ
の読み取り値そのもの）をメモリ１１に格納する。
なお、誤差補正テーブル１１としてのメモリは、ＣＡＬ
ｌｌｉ能を持たない場合にはリードオンリメモリ（ＲＯ
Ｍ） 、ＣＡＬ機能を持つ場合にはランダムアクセスメ
モリ（ＲＡＭ）を用いるのが望ましい。
ｌｌｉ能を持たない場合にはリードオンリメモリ（ＲＯ
Ｍ） 、ＣＡＬ機能を持つ場合にはランダムアクセスメ
モリ（ＲＡＭ）を用いるのが望ましい。
このような構成における動作を次に説明する。
ここでは説明を簡明にするために、ＤＡ変換器３として
３ビツトの変換器を用いた場合を例にとって説明する。
３ビツトの変換器を用いた場合を例にとって説明する。
第２図は理想的なりＡ変換の際の入力演算値とＤＡ変換
器の出力の関係を示す図である。この場合の、演算・制
御回路１０において任意波形から求めた演算結果ｘ、Ｄ
Ａ入カデータおよびＤＡ変換器３の出力の関係は第１表
の通りである。例えば、演算結果Ｘが０，５≦ｘ＜１．
５の場合は、演算・制御回路１０からはＤＡ入力データ
として１が選択出力され、そのＤＡ入力データを変換し
たアナログ出力も１となる。
器の出力の関係を示す図である。この場合の、演算・制
御回路１０において任意波形から求めた演算結果ｘ、Ｄ
Ａ入カデータおよびＤＡ変換器３の出力の関係は第１表
の通りである。例えば、演算結果Ｘが０，５≦ｘ＜１．
５の場合は、演算・制御回路１０からはＤＡ入力データ
として１が選択出力され、そのＤＡ入力データを変換し
たアナログ出力も１となる。
１．５≦ｘ＜２．５の場合には、ＤＡ入カデータとして
２が選択出力され、これを変換して出力されたアナログ
出力も２となる。この場合の最大エラーは０．５ＬＳＢ
（ＬＳＢはＤＡ変換器の最小ビット値）である。
２が選択出力され、これを変換して出力されたアナログ
出力も２となる。この場合の最大エラーは０．５ＬＳＢ
（ＬＳＢはＤＡ変換器の最小ビット値）である。
ＤＡ入出力関係が第３図に示すような関係であったとす
る。すなわち、ＤＡ入力データ（この場合演算結果Ｘと
ＤＡ入力データの関係は理想の場合と変わらないとした
）と出力データの関係が非直線性（第２表）であったと
する。この場合の最大エラーは１．５ＬＳＢである。
る。すなわち、ＤＡ入力データ（この場合演算結果Ｘと
ＤＡ入力データの関係は理想の場合と変わらないとした
）と出力データの関係が非直線性（第２表）であったと
する。この場合の最大エラーは１．５ＬＳＢである。
第２表
本願発明では、このＤＡ変換器３の入出力特性には手を
加えないで、ＤＡ入カデータ１，２，３０１．に対する
演算値Ｘを第３表のように補正する。
加えないで、ＤＡ入カデータ１，２，３０１．に対する
演算値Ｘを第３表のように補正する。
第３表
このようにＸの範囲を補正してＤＡ入力データを選択す
るようにすれば第４図に示すように直線性のよい（最大
エラーが１．２５ＬＳＢで、補正前より０．２５ＬＳＢ
少ない）特性が得られる。
るようにすれば第４図に示すように直線性のよい（最大
エラーが１．２５ＬＳＢで、補正前より０．２５ＬＳＢ
少ない）特性が得られる。
上記のようなＸの範囲の決定は、演算・制御回路１０に
よりメモリ１１に格納された測定値を参照して行なわれ
る。すなわち、第２図における各ステップの段差いわゆ
るエラー（直線Ａに対するエラー）が第３図に示すよう
に正負同じになるようにＸの範囲を補正し、これに基づ
きＤＡ入力データを決定する。
よりメモリ１１に格納された測定値を参照して行なわれ
る。すなわち、第２図における各ステップの段差いわゆ
るエラー（直線Ａに対するエラー）が第３図に示すよう
に正負同じになるようにＸの範囲を補正し、これに基づ
きＤＡ入力データを決定する。
なお、単調増加性が保てないようなりＡ変換器を用いた
場合でも、同様な処理により直線性が改善される。
場合でも、同様な処理により直線性が改善される。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、ＤＡ変換
器の直線性が改善されるため、任意波形発生器の出力の
ＤＡ変換器を原因とする歪等が改善され、高精度な出力
が得られるという効果がある。
器の直線性が改善されるため、任意波形発生器の出力の
ＤＡ変換器を原因とする歪等が改善され、高精度な出力
が得られるという効果がある。
第１図は本発明に係る任意波形発生器の一実施例を示す
構成図、第２図は理想のＤＡ変換特性を示す図、第３図
および第４図は動作説明のためのＤＡ変換特性を示す図
、第５図は従来の任意波形発生器の一例を示す構成図で
ある。 １・・・波形メモリ、２・・・クロック・アドレス発生
器、３・・・ＤＡ変換器、１０・・・演算・制御回路、
１ １・・・誤差補正テーブル、 ２・・・ＡＤ変換器。
構成図、第２図は理想のＤＡ変換特性を示す図、第３図
および第４図は動作説明のためのＤＡ変換特性を示す図
、第５図は従来の任意波形発生器の一例を示す構成図で
ある。 １・・・波形メモリ、２・・・クロック・アドレス発生
器、３・・・ＤＡ変換器、１０・・・演算・制御回路、
１ １・・・誤差補正テーブル、 ２・・・ＡＤ変換器。
Claims (1)
- 【特許請求の範囲】 演算・制御回路により波形定義式を演算し、算出された
波形データを波形メモリに記憶しておき、この波形メモ
リから順次波形データを読み出してＤＡ変換器によりア
ナログ変換してゆくことによって、任意波形を発生する
任意波形発生器において、 前記ＤＡ変換器の入力データと出力データの関係を予め
記憶された誤差補正テーブルを備え、前記演算・制御回
路は、求められた波形定義式の演算結果から波形データ
に変換する際に、前記誤差補正テーブルの値を基にＤＡ
変換の非直線性が補正されるような波形データに補正し
て出力する機能を含むように構成されたことを特徴とす
る任意波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22493489A JPH0388504A (ja) | 1989-08-31 | 1989-08-31 | 任意波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22493489A JPH0388504A (ja) | 1989-08-31 | 1989-08-31 | 任意波形発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0388504A true JPH0388504A (ja) | 1991-04-12 |
Family
ID=16821473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22493489A Pending JPH0388504A (ja) | 1989-08-31 | 1989-08-31 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0388504A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081407A1 (ja) * | 2004-02-25 | 2005-09-01 | Mitsubishi Denki Kabushiki Kaisha | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
| EP2378667A2 (en) | 2010-04-15 | 2011-10-19 | Tektronix, Inc. | Method for compensating a frequency characteristic of an arbitrary waveform generator |
| US9429414B2 (en) | 2009-06-25 | 2016-08-30 | Canon Kabushiki Kaisha | Image pickup apparatus and image pickup method using optical coherence tomography |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124053A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | D/a converter with correction circuit |
| JPS5656005A (en) * | 1979-10-12 | 1981-05-16 | Shimadzu Corp | Random-waveform generator |
-
1989
- 1989-08-31 JP JP22493489A patent/JPH0388504A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124053A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | D/a converter with correction circuit |
| JPS5656005A (en) * | 1979-10-12 | 1981-05-16 | Shimadzu Corp | Random-waveform generator |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081407A1 (ja) * | 2004-02-25 | 2005-09-01 | Mitsubishi Denki Kabushiki Kaisha | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
| JPWO2005081407A1 (ja) * | 2004-02-25 | 2007-10-25 | 三菱電機株式会社 | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
| US7548195B2 (en) | 2004-02-25 | 2009-06-16 | Mitsubishi Denki Kabushiki Kaisha | Waveform generation method, radar device, and oscillator for radar device |
| CN100530974C (zh) | 2004-02-25 | 2009-08-19 | 三菱电机株式会社 | 波形生成方法、雷达装置及雷达装置用振荡装置 |
| US7679549B2 (en) | 2004-02-25 | 2010-03-16 | Mitsubishi Denki Kabushiki Kaisha | Waveform generation method, radar device, and oscillator for radar device |
| JP4605157B2 (ja) * | 2004-02-25 | 2011-01-05 | 三菱電機株式会社 | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
| US9429414B2 (en) | 2009-06-25 | 2016-08-30 | Canon Kabushiki Kaisha | Image pickup apparatus and image pickup method using optical coherence tomography |
| EP2378667A2 (en) | 2010-04-15 | 2011-10-19 | Tektronix, Inc. | Method for compensating a frequency characteristic of an arbitrary waveform generator |
| JP2011228815A (ja) * | 2010-04-15 | 2011-11-10 | Tektronix Inc | 任意波形発生器の周波数特性補正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157122B1 (ko) | 디지탈 보상형 아날로그 디지탈 변환기 | |
| US5361067A (en) | Digital linearization calibration for analog to digital converter | |
| US4896155A (en) | Method and apparatus for self-calibration of subranging A/D converter | |
| US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
| US4835535A (en) | Digital-to-analog converting apparatus equipped with calibrating function | |
| JPH06104754A (ja) | 梯子型抵抗をトリミングするための既埋設修正データメモリを備えた多段アナログデジタル変換器 | |
| JPH08505026A (ja) | デジタル入力ワードからアナログ出力信号を生成する装置および方法 | |
| JPS5873231A (ja) | Ａｄ変換装置 | |
| EP0381715A1 (en) | DIGITAL CORRECTION CIRCUIT AND METHOD FOR DATA CONVERTERS. | |
| JP3515747B2 (ja) | ディジタル・アナログ変換回路 | |
| JP3144563B2 (ja) | 波形測定装置 | |
| JP2683705B2 (ja) | ディジタル／アナログ変換装置 | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| US8223049B2 (en) | Charge injection mechanism for analog-to-digital converters | |
| JPH0388504A (ja) | 任意波形発生器 | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| JPS59133728A (ja) | Ａ／ｄ変換器 | |
| JPH09148931A (ja) | Ｄ／ａコンバータの補正回路 | |
| JP3083254B2 (ja) | Ａ／ｄ変換器 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| EP0945987B1 (en) | Process for the linearization of the transfer characteristic of an analog-to-digital converter and a respective circuit | |
| JPS59212023A (ja) | Ａｄ変換器 | |
| JPH0529937A (ja) | 校正方法及び校正用信号発生装置 | |
| JP3750757B2 (ja) | デジタル・アナログ変換方法およびデジタル・アナログ変換器 | |
| JPS61171226A (ja) | アナログ・デジタル変換装置 |