JPH0391397A

JPH0391397A - 色信号処理装置

Info

Publication number: JPH0391397A
Application number: JP22890489A
Authority: JP
Inventors: Takashi Hiyama; 隆檜山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-09-04
Filing date: 1989-09-04
Publication date: 1991-04-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、２系統の映像色信号の線順次化およびライ
ン入れ替えを行なう色信号処理装置に関する。

［従来の技術］第６図ＡおよびＢは、それぞれ映像色信号ＰＢ（例えば
青色差信号）およびＰＲ（例えば赤色差信号）を示して
いる。ＰＢＩ、ＰＲ２，・・・、ＰＲＩ、ＰＢＲ２，・
◆◆は、それぞれ１ライン分の信号である。

このような２系統の色信号ＰＢおよびＰＲの線順次化お
よびライン入れ替えを行なって、第７図に示すような１
系統の色信号ＳＣを得るのに、従来は第８図に示すよう
な処理装置が使用されている。

同図において、入力端子４０Ｂおよび４ＯＲからの色信
号ＰＢおよびＰＲは、それぞれＡ／Ｄ変換器４１Ｂおよ
び４’ｌＲでディジタル信号に変換されたのち垂直フィ
ルタ４２Ｂおよび４２Ｈに供給され、線順次化による折
り返し歪みを防止するために垂直周波数の帯域制限が行
なわれる。

垂直フィルタ４２Ｂおよび４２Ｒより出力される帯域制
限された色信号ＰＢ’およびＰＲ’は、線順次化回路４
３に供給される。

線順次仕口Ｎ４３は、第９図に示すように構成される。

すなわち、色信号ＰＢ’およびＰＲ’　　（第１０図Ａ
およびＢに図示）は、それぞれ３ステートバツフア４４
Ｂおよび４４Ｒに供給され、これらバッファ４４Ｂおよ
び４４Ｒの出力信号が合成され、この合成信号が線順次
化信号ＳＣ′として出力される。

バッファ４４Ｂおよび４４Ｒには、それぞれコントロー
ル信号ＣＢおよびＣＲ（同図ＣおよびＤに図示）が供給
される。バッファ４４Ｂ、４４Ｒは、コントロール信号
ＣＢ、ＣＲがローレベル「Ｌ」のときには、出力側より
色信号ＰＢ’　、ＰＲ’が出力され、コントロール信号
ＣＢ、ＣＲがハイレベル「Ｈ」のときには、ハイインピ
ーダンス状態となるように構成される。

したがって、バッファ４４Ｂおよび４４Ｒの出力信号を
合成した線順次化信号ＳＣ′は、第１０図Ｅに示すよう
に得られる。

第８図例に戻って、線順次化回路４３からの線順次化信
号ＳＣ′はライン入れ替え回路４５に供給される。

ライン入れ替え回路４５は、第１１図に示すように構成
される。

すなわち、線順次化信号ＳＣ′は、３ステートバツフア
４６、遅延回路４７および４８に供給される。遅延回路
４７および４日の遅延時間は、それぞれ１水平期間（Ｉ
Ｈ）および２水平期間（２Ｈ）とされる。そして、３ス
テートバツフア４６、遅延回＃ｉ４７および４８の出力
信号が合成され、この合成信号が色信号ＳＣとして出力
される。

バッファ４６、遅延回路４７および４８には、それぞれ
コントロール信号Ｃ１，Ｃ２およびＣ３（第１２図り、
　　ＥおよびＦに図示）が供給される。

バッファ４６、遅延回路４７および４８は、コントロー
ル信号ＣＩ、Ｃ２およびＣ３がローレベルｒＬＪのとき
には、出力側より色信号（同図Ａ。

ＢおよびＣに図示）が出力され、コントロール信号Ｃ１
，Ｃ２およびＣ３がハイレベルｒＨＪのときには、ハイ
インピーダンス状態となるように構成される。

したがって、バッファ４６、遅延回路４７および４日の
出力信号を合成した色信号ＳＣは、第１２図Ｇに示すよ
うに得られる。

第８図例に戻って、ライン入れ替え回路４５からの１系
統の色信号ＳＣは、出力端子４９に供給される。

［発明が解決しようとする課題］このように第８図例においては、第６図に示すような２
系統の色信号ＰＢおよびＰＲから、第７図に示すように
線順次化されると共にライン入れ替えされた１系統の色
信号ＳＣを得ることができる。

しかし、この第８図例によれば、色信号ＰＢおよびＰＲ
のそれぞれに専用の垂直フィルタ４２Ｂおよび４２Ｒを
必要としているので、部品点数、コスト、信頼性等の面
で不利であった。

そこで、この発明では、上述したような不利益を除去す
ることを目的とするものである。

［課題を解決するための手段］この発明は、第１および第２の映像色信号を、それぞれ
ディジタル信号に変換する第１および第２のＡ／Ｄ変換
器と、この第１および第２のＡ／Ｄ変換器からのサンプ
リングデータを交互に選択するスイッチ回路と、このス
イッチ回路の出力信号の垂直周波数を制限する垂直フィ
ルタと、この垂直フィルタの出力信号が供給され、第１
および第２の映像色信号の分離および線順次化処理を行
なうラッチ回路と、このラッチ回路の出力信号がそれぞ
れ供給され、ライン入れ替え処理を行なう３個のライン
メモリと、ラッチ回路およびラインメモリにタイミング
パルスを供給するタイミング発生器とを備えるものであ
る。

［作　用コ上述構成においては、第１および第２の色信号ＰＢおよ
びＰＲはスイッチ回路３によって、いわゆる点順次化さ
れ、１個の垂直フィルタ５が共用される。したがって、
色信号ＰＢおよびＰＲにそれぞれ専用の垂直フィルタを
必要としなくなる。

［実　施　例］以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。

同図において、入力端子ＩＢおよびＩＲからの色信号Ｐ
ＢおよびＰＲは、それぞれＡ／Ｄ変換器２Ｂおよび２Ｒ
に供給されてディジタル信号に変換される。

ところで、上述した第８図例においては、色信号ＰＢお
よびＰＲにそれぞれ専用の垂直フィルタ４２Ｂおよび４
２Ｒが使用されるが、本例においては、色信号ＰＢおよ
びＰＲに１個の垂直フィルタが共用されることから、Ａ
／Ｄ変換器２Ｂおよび２Ｒにおけるサンプリング周波数
は、第８図例のＡ／Ｄ変換器４１Ｂおよび４１Ｒにおけ
るサンプリング周波数の２倍に設定される。

第２図ＡおよびＢは本例におけるサンプリング状態を示
しており、同図ＣおよびＤは第８図例におけるサンプリ
ング状態を示している。同図において、ｆｈは水平周波
数、ｆｓは従来例のサンプリング周波数、ｆｓ’は本例
のサンプリング周波数であり、ｆｓ　’　＝２ｆｓであ
る。また、８１〜Ｂ　２ｎ、　　Ｒ１−Ｒ２ｎはサンプ
リングデータである。

Ａ／Ｄ変換器２Ｂからの色信号ＰＢ（第３図Ａに図示）
はスイッチ回路３に供給される。Ａ／Ｄ変換器２Ｒから
の色信号ＰＲ（同図Ｂに図示）は１／ｆｓ　’の遅延時
間を有する遅延回路４に供給される。この遅延回路４で
遅延された色信号ＰＲ（同図Ｃに図示）はスイッチ回路
３に供給される。

スイッチ回路３には、周波数ｆｓで、デユーティ５０％
の切換信号Ｃ０１（同図りに図示）が供給される。この
スイッチ回路３では、切換信号Ｃ０１がハイレベル「Ｈ
」のときには色信号ＰＢが選択され、切換信号ＣＯＩが
ローレベルｒＬＪのときには色信号ＰＲが選択される。

したがって、スイッチ回路３からは、第３図Ｅに示すよ
うに、色信号ＰＢおよびＰＲのサンプリングデータが１
／ｆｓ　’の周期で交互に選択された、いわゆる点順次
の色信号ＣＣが出力される。

上述したように遅延回路４で色信号ＰＲを遅延させたこ
とで、色信号ＣＣにおける色信号ＰＢおよびＰＲのサン
プリングデータは一致したものとなる。

スイッチ回路３より出力される色信号ｃｃは垂直フィル
タ５に供給され、線順次化による折り返し歪みを防止す
るために垂直周波数の帯域制限が行なわれる。この垂直
フィルタ５より出力される帯域制限された色信号ＣＣ’
　　（第３図Ｆに図示）は、ラッチ回路６，７および８
に供給される。

また、１５はスイッチ回路であり、このスイッチ回路１
５には、周波数ｆｓで、デユーティ５０％のクロックＣ
Ｋａ　（第４図Ｂに図示）が供給されると共に、このク
ロックＣＫａがインバータ１６で位相反転されたクロッ
クＣＫｂ（同図Ｃに図示）が供給される。

９− また、９はＲＯＭであり、このＲＯＭ９にはカウンタ１
０のカウント出力がアドレス信号として供給される。カ
ウンタ１０には水平同期信号ＨＤがクロックとして供給
されて１ライン毎に順次カウントアツプされ、１垂直期
間が終了するとＲＯＭ９よりリセットパルスＲＥが供給
されてリセットされ、再び１ライン毎にカウントアツプ
される。

上述したスイッチ回Ｎ１５には、このＲＯＭ９より出力
される切換信号ＣＯ２（第５図Ａに図示）が供給される
。この切換信号ＣＯ２は、奇数ラインでハイレベルｒＨ
Ｊ、偶数ラインでローレベル「Ｌ」となるような周波数
ｆｈ／２で、デユーティ５０％の信号である。

スイッチ回路１５では、切換信号ＣＯ２がハイレベル「
Ｈ」のときにはクロックＣＫａが選択され、切換信号Ｃ
Ｏ２がローレベルｒＬＪのときにはクロックＣＫｂが選
択される。このスイッチ回路１５より出力されるクロッ
クはラッチ回路６．７および８にラッチパルスとして供
給され、そのクロックの立ち上がりでラッチ動作が行な
われる。

ＩＯ− この場合、ラッチ回路６，７および８に供給される色信
号ＣＣ′は、第４図Ａに示すように色信号ＰＢ’および
ＰＲ’　　（色信号ＰＢ’、ＰＲ’は色信号ＰＢ、ＰＲ
の垂直周波数が帯域制限されたもの）のサンプリングデ
ータが１／ｆｓ’の周期で交互に配された点順次の色信
号ＣＣ′である（第３図Ｆ参照）。

そのため、スイッチ回路１５でクロックＣＫａが選択さ
れる奇数ラインの水平期間、ラッチ回路６．７および８
では色信号ＰＢ’のサンプリングデータがラッチされ（
第４図りに図示）、一方、スイッチ回路１５でクロック
ＣＫｂが選択される偶数ラインの水平期間、ラッチ回路
６，７および８では色信号ＰＲ’のサンプリングデータ
がラッチされる（同図Ｅに図示）。つまり、ラッチ回路
６．７および８からは、第５図Ｂに示すように、色信号
ＰＢ’およびＰＲ’が分離されると共に、線順次化され
た色信号が出力される。

ラッチ回路６．７および８より出力される色信号は、そ
れぞれラインメモリ１２．１３および１１１− ４に供給される。これらラインメモリ１２．１３および
１４には、それぞれラインナンバーに対応してＲＯＭ９
より出力される読み出しコントロール信号ＣＲ’１．Ｃ
Ｒ２およびＣＲ３（第５図Ｆ。

ＧおよびＨに図示）が供給される。

また、ＲＯＭ９より出力される読み出しコントロール信
号ＣＲ１，ＣＲ２およびＣＲ３はラッチ回路１１に供給
されると共に、このラッチ回路１１にはＲＯＭ９より１
水平周期のクロックＣＫＩが供給される。このラッチ回
路１１からは、読み出しコントロール信号ＣＲＩ、ＣＲ
２およびＣＲ３がそれぞれ１水平期間遅延された書き込
みコントロール信号ＣＷ１．ＣＷ２およびＣＷ３　（第
５図Ｃ，ＤおよびＥ）が出力され、これら書き込みコン
トロール信号ＣＷ１．ＣＷ２およびＣＷ３は、それぞれ
ラインメモリ１２．１３およ゛び１４に供給される。

また、ラインメモリ１２．１３および１４には、１／ｆ
ｓの周期のクロックＣＫ２が供給される。

ライ・ンメモリ１２．１３および１４は、書き込２− みコントロール信号ＣＷ１．ＣＷ２およびＣＷ３、読み
出しコントロール信号ＣＲＩ、ＣＲ２およびＣＲ３がロ
ーレベル「Ｌ」のとき動作し、ハイレベルｒＨＪのとき
はハイインピーダンス状態となる。

ラインメモリ１２．１３および１４には、書き込みコン
トロール信号ＣＷＩ、ＣＷ２およびＣＷ３に基づいて書
き込みが行なわれる。第５図Ｉ。

ＪおよびＫは、それぞれラインメモリ１２．１３および
１４の記憶内容であり、　「※印」で示した水平期間で
書き込みが行なわれる。すなわち、ライン１の水平期間
ではラインメモリ１２にライン１の色信号ＦＢＩ’が、
ライン２の水平期間ではラインメモリ１３にライン２の
色信号ＰＲ２’が、ライン３の水平期間ではラインメモ
リ１４にライン３の色信号ＰＢ３’が、ライン４の水平
期間ではラインメモリ１２にライン４の色信号ＰＲ４’
が、ライン５ではラインメモリ１４にライン５の色信号
ＰＢ５’が、以下各ラインで同様に色信号ＰＲ６’、Ｐ
Ｂ７’、　　・・・の書き込みが行なわ３− れる。

また、ラインメモリ１２．１３および１４からは、読み
出しコントロール信号ＣＲ１，ＣＲ２およびＣＲ３に基
づいて読み出しが行なわれる。第５図り、　　Ｍおよび
Ｎは、それぞれラインメモリ１２．１３および１４の記
憶内容であり、　「※印」で示した水平期間で読み出し
が行なわれる。すなわち、ライン３の水平期間ではライ
ンメモリＩ２よりライン１の色信号ＦＢＩ’が、ライン
４の水平期間ではラインメモリ１４よりライン３の色信
号ＰＢ３’が、ライン５の水平期間ではラインメモリ１
３よりライン２の色信号ＰＲ２’が、ライン６の水平期
間ではラインメモリ１２よりライン４の色信号ＰＲ４’
が、ライン７の水平期間ではラインメモリ１４よりライ
ン５の色信号ＰＢ５’が、以下各ラインで同様に色信号
ＰＢ７’、ＰＲ６′、・・・の読み出しが行なわれる。

また、ラインメモリ１２〜１４の出力信号は合成される
。この合成信号は、第５図Ｏに示すように、２系統の色
信号ＰＢ’およびＰＲ’が線順次１４− 化されると共にライン入れ替えされた１系統の色信号Ｓ
Ｃとなり、この色信号ＳＣは出力端子１７に供給される
。

このように本例によれば、色信号ＰＢおよびＰＲが点順
次化されて垂直フィルタ５が共用されると共に、線順次
化およびライン入れ替えの処理が３個のラッチ回路６〜
８．３個のラインメモリ１２〜１４よりなる簡単な回路
で行なわれる。したがって本例によれば、従来例に比べ
て、回路の軽減化、信頼性の向上、コストダウンを図る
ことができる。

なお、ライン入れ替えの順序は上述実施例に限定される
ものではなく、第５図Ｃ−Ｈに示す各コントロール信号
を変更することにより、ライン入れ替えの順序を任意に
変更することができる。

また、上述実施例においては、３個のラッチ回路６〜８
を使用したものであるが、ラッチ回路の個数は１個でも
構成できる。この場合、垂直フィルタ５の出力信号が１
個のラッチ回路に供給され、このラッチ回路の出力信号
がラインメモリ１２〜１５− １４に供給されることになる。

［発明の効果コ以上説明したように、この発明によれば、２系統の映像
色信号が点順次化され、１個の垂直フィルタで垂直周波
数が制限される。つまり、従来例のようにそれぞれの映
像色信号に専用の垂直フィルタは必要でなくなり、回路
の軽減化、信頼性の向上、コストダウンを図ることがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図〜第
５図はその動作説明図、第６図〜第１２図は従来例の説
明のための図である。ＩＲ，ＩＢ２Ｒ，２Ｂ３、　１５６〜８．　１１・入力端子・Ａ／Ｄ変換器・スイッチ回路・遅延回路・垂直フィルタ・ラッチ回路１６− ９　・１０　・１２〜１４　・１６　・１７　◆ 争ＲＯＭ・カウンタ・ラインメモリ ◆インバータ・出力端子

Claims

【特許請求の範囲】

（１）第１および第２の映像色信号を、それぞれディジ
タル信号に変換する第１および第２のＡ／Ｄ変換器と、この第１および第２のＡ／Ｄ変換器からのサンプリング
データを交互に選択するスイッチ回路と、このスイッチ
回路の出力信号の垂直周波数を制限する垂直フィルタと
、この垂直フィルタの出力信号が供給され、上記第１およ
び第２の映像色信号の分離および線順次化処理を行なう
ラッチ回路と、このラッチ回路の出力信号がそれぞれ供給され、ライン
入れ替え処理を行なう３個のラインメモリと、上記ラッチ回路およびラインメモリにタイミングパルス
を供給するタイミング発生器とを備えることを特徴とす
る色信号処理装置。