JPH0391974A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0391974A JPH0391974A JP1228545A JP22854589A JPH0391974A JP H0391974 A JPH0391974 A JP H0391974A JP 1228545 A JP1228545 A JP 1228545A JP 22854589 A JP22854589 A JP 22854589A JP H0391974 A JPH0391974 A JP H0391974A
- Authority
- JP
- Japan
- Prior art keywords
- film
- multilayer
- etching
- dielectric
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関するものである。
従来の技術
ＧａＡｓ集積回路中に容量を形成する方法としては、一
般に、金属膜により、誘電体膜を挟み込んだ． Ｍ Ｉ
Ｍ （ Ｍｅｔａｌ ［ ｎｓｕｌａｔｏｒ Ｍｅ
ｔａｌ ）構造が用いられる。面積を広げずに、大容量
を得るための一方法として、上記の構造を上に積み重ね
多層構造にする方法がある。
般に、金属膜により、誘電体膜を挟み込んだ． Ｍ Ｉ
Ｍ （ Ｍｅｔａｌ ［ ｎｓｕｌａｔｏｒ Ｍｅ
ｔａｌ ）構造が用いられる。面積を広げずに、大容量
を得るための一方法として、上記の構造を上に積み重ね
多層構造にする方法がある。
発明が解決しようとする課題
しかし、この多層ＭＩＭ構造の容量を形成するためには
、一層形成する毎に、その層の形状を加工する必要があ
り、多層にするほど、工程数が多くなるという課題が存
在した。
、一層形成する毎に、その層の形状を加工する必要があ
り、多層にするほど、工程数が多くなるという課題が存
在した。
課題を解決するための手段
上記の課題を解決するために、本発明の製造方法では、
先ず、ＧａＡｓ基板上に選択エッチング可能な誘電体膜
と導電体膜を交互に堆積させ、多層膜を形成し、次に、
この多層膜の一部を選択的にＧａＡｓ基板まで垂直方向
にエッチングし、多層膜全体の形状を加工する。次に、
前記多層膜の誘電体層のみを、選択的に一定量エッチン
グし、エッチングによって得られた加工形状の外郭を、
導電性を有するアモルファスシリコン膜，誘電体膜，導
電性を有するアモルファスシリコン膜の順に、被膜する
ことにより、多層ＭＩＭ構造を得る。
先ず、ＧａＡｓ基板上に選択エッチング可能な誘電体膜
と導電体膜を交互に堆積させ、多層膜を形成し、次に、
この多層膜の一部を選択的にＧａＡｓ基板まで垂直方向
にエッチングし、多層膜全体の形状を加工する。次に、
前記多層膜の誘電体層のみを、選択的に一定量エッチン
グし、エッチングによって得られた加工形状の外郭を、
導電性を有するアモルファスシリコン膜，誘電体膜，導
電性を有するアモルファスシリコン膜の順に、被膜する
ことにより、多層ＭＩＭ構造を得る。
作用
上記の製造方法を用いることにより、多層ＭＩＭ構造の
容量形成に際し必要であった一層毎の形状加工の必要が
なくなり、何層の構造でも、誘電体膜と導電体膜の多層
膜形成後に、多層膜全体の形状加工，誘電体層の選択エ
ッチング、及びそれに続く、導電性を有するアモルファ
スシリコン膜，誘電体膜，導電性を有するアモルファス
シリコン膜の順の３回の被膜工程により、多層ＭＩＭ構
造を実現でき、従来に比べ工程数を大幅に低減できる。
容量形成に際し必要であった一層毎の形状加工の必要が
なくなり、何層の構造でも、誘電体膜と導電体膜の多層
膜形成後に、多層膜全体の形状加工，誘電体層の選択エ
ッチング、及びそれに続く、導電性を有するアモルファ
スシリコン膜，誘電体膜，導電性を有するアモルファス
シリコン膜の順の３回の被膜工程により、多層ＭＩＭ構
造を実現でき、従来に比べ工程数を大幅に低減できる。
実施例
第１図は、本発明の一実施例を示す工程図で、ＧａＡｓ
基板上に５層のＭＩＭ構造の容量を形成する工程図であ
る。先ず、半絶縁性ＧａＡｓ基板１上に、シリコン酸化
膜２及び白金薄膜３を交互に堆積し、第１図ａに示すよ
うな４層膜を形成する。
基板上に５層のＭＩＭ構造の容量を形成する工程図であ
る。先ず、半絶縁性ＧａＡｓ基板１上に、シリコン酸化
膜２及び白金薄膜３を交互に堆積し、第１図ａに示すよ
うな４層膜を形成する。
次に第１図ｂに示すように、フォトレジスト４でマスク
し、ＣＦ４ガスを用いたＲ Ｉ Ｅ （ Ｒｅａｃｔｉ
ｖｅＩ ｏｎ Ｅ ｔｃｈｉｎｇ ）により、露出し
た部分の４層膜のエッチングを行ない、膜全体の形成を
加工する。次に第１図Ｃに示すように、フッ酸系のエッ
チング液により、先の形状加工により露出した断面から
、水平方向にシリコン酸化膜層を一定量エッチングする
。次に第１図ｄに示すように、先のシリコン酸化膜のエ
ッチングによって得られた加工形状の外郭に、光Ｃ Ｖ
Ｄ （ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）により、ホウ素の混入により厚電性をもたせ
たアモルファスシリコン層５を堆積する。これにより、
ＭＩＭ構造の容量の一方の電極（電極Ａ）が形成される
。続いて第１図ｅに示すように、先のアモルファスシリ
コン層の外側に光ＣＶＤにより、更にシリコン窒化膜層
６を堆積する。次にシリコン窒化膜層の外側に、再度光
ＣＶＤにより、ホウ素を混入させ、導電性をもたせたア
モルファスシリコン層７を堆積することにより、第１図
ｆのように、容量の他方の電極（電極Ｂ〉を形成する。
し、ＣＦ４ガスを用いたＲ Ｉ Ｅ （ Ｒｅａｃｔｉ
ｖｅＩ ｏｎ Ｅ ｔｃｈｉｎｇ ）により、露出し
た部分の４層膜のエッチングを行ない、膜全体の形成を
加工する。次に第１図Ｃに示すように、フッ酸系のエッ
チング液により、先の形状加工により露出した断面から
、水平方向にシリコン酸化膜層を一定量エッチングする
。次に第１図ｄに示すように、先のシリコン酸化膜のエ
ッチングによって得られた加工形状の外郭に、光Ｃ Ｖ
Ｄ （ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）により、ホウ素の混入により厚電性をもたせ
たアモルファスシリコン層５を堆積する。これにより、
ＭＩＭ構造の容量の一方の電極（電極Ａ）が形成される
。続いて第１図ｅに示すように、先のアモルファスシリ
コン層の外側に光ＣＶＤにより、更にシリコン窒化膜層
６を堆積する。次にシリコン窒化膜層の外側に、再度光
ＣＶＤにより、ホウ素を混入させ、導電性をもたせたア
モルファスシリコン層７を堆積することにより、第１図
ｆのように、容量の他方の電極（電極Ｂ〉を形成する。
以上の工程で、５層のＭＩＭ構造の容量が、ＧａＡｓ基
板上に形成される。
板上に形成される。
なお、本実施例では、最初の多層膜を形成する誘電体膜
と導電体膜に、それぞれシリコン酸化膜と白金膜を用い
たが、多層膜形成後に、誘電体膜のみを選択的にエッチ
ングできる組合せであれば、本実施例の組合せに限った
ものではない。容量の電極としたアモルファスシリコン
は、導電性を持たせるためのホウ素をドープしたが、ド
ーパントはこれに限らず又電極間の誘電体膜として、光
ＣＶＤによるシリコン窒化膜を用いたが、堆積方法，物
質ともに、これに限ったものではない。
と導電体膜に、それぞれシリコン酸化膜と白金膜を用い
たが、多層膜形成後に、誘電体膜のみを選択的にエッチ
ングできる組合せであれば、本実施例の組合せに限った
ものではない。容量の電極としたアモルファスシリコン
は、導電性を持たせるためのホウ素をドープしたが、ド
ーパントはこれに限らず又電極間の誘電体膜として、光
ＣＶＤによるシリコン窒化膜を用いたが、堆積方法，物
質ともに、これに限ったものではない。
発明の効果
以上のように、本発明は、先ずＧａＡｓ基板上に選択エ
ッチング可能な誘電体膜と導電体膜を、交互に堆積させ
、多層膜を形成し、次に、この多層膜の一部を選択的に
ＧａＡｓ基板まで垂直方向にエッチングし、多層膜全体
の形状を加工する。
ッチング可能な誘電体膜と導電体膜を、交互に堆積させ
、多層膜を形成し、次に、この多層膜の一部を選択的に
ＧａＡｓ基板まで垂直方向にエッチングし、多層膜全体
の形状を加工する。
次に全体の形状を加工した多層膜の誘電体層のみを、選
択的に一定量エッチングし、エッチングによる加工形状
の外郭を、導電性を有するアモルファスシリコンあるい
はポリシリコンの薄膜，誘電体膜，導電性を有するアモ
ルファスシリコン膜あるいはポリシリコン膜の順に、光
ＣＶＤにより被膜を行うことにより、ＧａＡｓ基板上に
、多層ＭＩＭ構造の容量を形成するもので、工程数を増
加させることな＜、ＭＩＭ構造の容量の多層化を実現で
き、その実用的効果は大なるものがある。
択的に一定量エッチングし、エッチングによる加工形状
の外郭を、導電性を有するアモルファスシリコンあるい
はポリシリコンの薄膜，誘電体膜，導電性を有するアモ
ルファスシリコン膜あるいはポリシリコン膜の順に、光
ＣＶＤにより被膜を行うことにより、ＧａＡｓ基板上に
、多層ＭＩＭ構造の容量を形成するもので、工程数を増
加させることな＜、ＭＩＭ構造の容量の多層化を実現で
き、その実用的効果は大なるものがある。
第１図は本発明の製造方法による、多層ＭＩＭ構造の容
量の形成工程を示す図である。 １・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
シリコン酸化膜、３・・・・・・白金薄膜、４・・・・
・・フォトレジスト、５．７・・・・・・ホウ素をドー
プしたアモルファスシリコン膜、６・・・・・・シリコ
ン窒化膜。
量の形成工程を示す図である。 １・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
シリコン酸化膜、３・・・・・・白金薄膜、４・・・・
・・フォトレジスト、５．７・・・・・・ホウ素をドー
プしたアモルファスシリコン膜、６・・・・・・シリコ
ン窒化膜。
Claims (1)
- 半絶縁性半導体基板上に、誘電体膜と導電体膜を交互に
堆積させ、多層膜を形成する工程と、前記多層膜を選択
的に前記基板まで垂直方向にエッチングする工程と、前
記垂直方向のエッチングによって得られた、前記多層膜
の側面から、水平方向に、誘電体膜のみを一定量エッチ
ングする工程と、前記誘電体膜のエッチングにより形成
された加工形状の外郭に、光ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、導電性
を有するアモルファスシリコンあるいはポリシリコンの
薄膜を形成する工程と、前記導電性を有する薄膜を堆積
させた外側に、更に光ＣＶＤにより誘電体膜を形成する
工程と、前記導電性を有する薄膜の外側に形成した誘電
体膜の外側に、更に光ＣＶＤにより、導電性を有するア
モルファスシリコン膜あるいはポリシリコン膜を形成す
る工程とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228545A JPH0391974A (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228545A JPH0391974A (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0391974A true JPH0391974A (ja) | 1991-04-17 |
Family
ID=16878067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1228545A Pending JPH0391974A (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0391974A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999298B2 (en) | 2003-09-18 | 2006-02-14 | American Semiconductor, Inc. | MIM multilayer capacitor |
| JP2006056859A (ja) * | 2004-08-24 | 2006-03-02 | Techno Medica Co Ltd | 抗８−ヒドロキシ−２’−デオキシグアノシンモノクローナル抗体及びそれを産生するハイブリドーマ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609154A (ja) * | 1983-06-29 | 1985-01-18 | Hitachi Ltd | 半導体メモリとその製造方法 |
| JPS63240057A (ja) * | 1987-03-27 | 1988-10-05 | Fujitsu Ltd | スタツク型キヤパシタ |
-
1989
- 1989-09-04 JP JP1228545A patent/JPH0391974A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609154A (ja) * | 1983-06-29 | 1985-01-18 | Hitachi Ltd | 半導体メモリとその製造方法 |
| JPS63240057A (ja) * | 1987-03-27 | 1988-10-05 | Fujitsu Ltd | スタツク型キヤパシタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999298B2 (en) | 2003-09-18 | 2006-02-14 | American Semiconductor, Inc. | MIM multilayer capacitor |
| JP2006056859A (ja) * | 2004-08-24 | 2006-03-02 | Techno Medica Co Ltd | 抗８−ヒドロキシ−２’−デオキシグアノシンモノクローナル抗体及びそれを産生するハイブリドーマ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179706B2 (en) | Permeable capacitor electrode | |
| JPH1098169A (ja) | 高誘電膜の製造方法及びそれを用いたキャパシタの製造方法 | |
| CN1065658C (zh) | 用于制造半导体器件的电容器的方法及电容器 | |
| CN111863449A (zh) | 三维电容器结构及其制作方法 | |
| KR960003498B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| JP3344786B2 (ja) | 半導体メモリセルのキャパシタ電極製造方法 | |
| JPH11186525A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| KR950006982B1 (ko) | 전하저장전극 제조방법 | |
| CN1052111C (zh) | 半导体器件电容器及其制造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| TWI242292B (en) | Method for forming the multi layer electrode capacitor | |
| JPH05190767A (ja) | 半導体装置 | |
| JPH0369162A (ja) | 半導体装置の製造方法 | |
| CN1241030A (zh) | 高电介质电容器及其制造方法 | |
| KR100340907B1 (ko) | 캐패시터 형성방법 | |
| JPH04264766A (ja) | 半導体装置の製造方法 | |
| JPS63240057A (ja) | スタツク型キヤパシタ | |
| CN118434273A (zh) | 硅基电容器及其制作方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS63177445A (ja) | 半導体装置の製造方法 | |
| JPH08288523A (ja) | クーロンブロッケード素子およびその形成方法 | |
| CN1431696A (zh) | 复晶矽/复晶矽电容的制造方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JPH0685196A (ja) | キャパシタ |