JPH0393220A - 結晶薄膜の形成方法および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置（単体素子，集積回路）の基板と
して用いるＳ０１　（シリコン　オン　インシュレータ
：　Ｓｉ１ｉｃｏｎ−Ｏｎ−１ｎｓｕｌａｆｏｒ．広義
ではセミコンダクタ　オン　インシュレータ：Ｓｅｓｌ
ｃｏｎｄｕｃｆｏｒ−Ｏｎ−１ｎｓｕｌａｆｏｒ　）結
晶の形成方法，および、Ｓｏｌ結晶を用いた半導体装置
の製造方法に関する． 〔従来の技術〕 絶縁摸の上に単結晶Ｓｉ膜を形成したＳＯＩ構造は、将
来のＬＳＩおよび高耐圧デバイスにおける基本構造とし
て期待され、研究されている．いくつかあるＳＯＩ形成
技術のうち、固相エピタキシャル或長法は、均一性・再
現性に優れ，最終的に主流となるポテンシャルが高い． このプロセスを第２図を用いて簡単に説明する．単結品
Ｓｉ基板１上に、部分的に穴をあけた絶縁膜２を形成し
，その上に超高真空蒸着法もしくは化学気相堆積法（Ｃ
ＶＤ法）を用いて非晶質Ｓｉ膜３を形成する．これを電
気炉を用い低温（６００℃程度）で熱処理すれば、基＆
ｓｉｌに接した所から非晶質Ｓｉ３の単結晶化（同相エ
ピタキシャル成長４）が生じる。成長は絶縁膜２上にま
で及ぶのでＳｏｌ構造が得られる訳である．戒長に際し
、絶縁臆２の影響で或長端は特殊な結晶面（ファセット
１１）で形成される．このファセット１１は，或長の速
度や得られる納品の品質を左右する．固相エピタキシャ
ル或長においては，（１００）而での戒長、（１１０）
面での成長，（１１１）面での或長，の順で結品性が良
いので．（１００）ファセットで或長させるのが最も好
ましい訳である．しかし、絶縁膜上では（１００）ファ
セットは生じず、その為，次碑の策として（１　１　０
｝ファセットで結晶成長させる事になる．その為、基板
面方位に（１００）、絶縁吸２開口部の辺の方向に＜１
　０　０＞を選んでいるのが通常である． この技術のバリエーションとして、第３図に示すような
．Ｐ（あるいはＡｓ，Ｂ等、単結晶Ｓｉ中で電気的に活
性な不純物）を高濃度に含んだ非晶［Ｓｉ５とこれら不
純物を含まない非晶質Ｓｉ６との２層膜を使う技術があ
る．これは，同相或長Ｓｏｌ領域の面積を拡張する為に
考案された手法である． 固相或長ＳＱＬの面積は，固相エピタキシャル或長速度
と非晶質Ｓｉ３の多結晶化時間との兼合いで決まる．即
ち，ある熱処理時間がたつと，未だ結晶化していない非
晶質Ｓｉ３が多結晶化し、固相エピタキシャル或長が停
止してしまう．したがって，多結晶化時間までの間にど
れだけ固相成長の横方向成長距離を稼ぐか（＝或長の加
速）、が鍵となる＊Ｐ，Ａｓ．Ｂ等のドーパントを約３
Ｘ　１　０”ｃｍ−”の濃度で非晶質Ｓｉに混入してや
れば，固相成長は速くなるので，広い血積のＳＯＩが得
られる．しかし，不純物濃度が高すぎてＬＳＩには使え
ない．そこで考案されたのが２層膜法で，高不純物濃度
層５で速い成長を実現し．ＬＳＩ応用にはノン・ドープ
層６を使うというものである（第３図　参照）．この場
合も（１　１　０）ファセットで成長する． この手法に係る報告として、特開昭６０−２４５２１１
号公報、電子情報通信学会技術研究報告８１）Ｍ８７−
１６３．マテリアルズ・リサーチ・ソサエテイ（Ｍａｔ
ａｒｉａｌｓ　Ｉ｛ｅｓｅａｒｃｈ　Ｓｏｃｉｅｔｙ）
のフォール●ミーティング（ト’ａｌｌ　Ｍｅａｆｉｎ
ｇ）のエクステンデイド・アブストラクツ・セレクテツ
ド・トピックス・イン・エレクトロニツク・マテリアル
ズ　第１２１頁から第１２８頁（ｌ｛ｘｔｅｎｄｅｄ　
ＡｂｓｔｒａｃｔｓＳｅｌｅｃｔｅｄ　Ｔｏｐｉｃｓ　
ｉｎ　ｌ（ｌｅｃｔｒｏｎｉｃ　Ｍａｔｅｒｉａｌｓ，
ＰＰ．１２１−１２８）がある． 従来技術の２層膜法を用いてＳＯＮを作り、そこにＭＯ
ＳＦＩＴを作製した我々の実験結果を以下に述べる． 面方位（０　０　１）の単結晶Ｓｉ基板上に．通常最も
一般的に用いられているＬＯＧＯＳ　（ローカルオキシ
デーション　オブ　シリコン：　ＬｏｃａｌＯｘｉｄａ
ｔｉｏｎ　ｏｆ　Ｓｉ）法を用いて、厚さ５００人のＳ
ｉＯ怠膜パターンを形成した．パターンの辺は［０　１
　０］方向に沿って形成した．この試料を湿式洗浄した
後，背圧１　０”Ｔｏｒｒの超高真空室へ導入し、そこ
で９００℃、３０分間の熱処理をする事により、表向ク
リーニングを行なった．基板温度を１００℃にまでドげ
、ただちに電子ビーム加熱蒸着法で基板上にＳｉを蒸着
し、非晶膜Ｓｉ膜（厚さ０．２μｍ）を形成した．その
際、非晶質Ｓｉ膜の堆積厚さが０−０．０５μｍの間は
ボロン（Ｈ）濃度を３　Ｘ　１　０　”ｃｓ−”に、次
の０．０５〜０．２μｍの間はＢ濃度を２Ｘ１０”とす
るように、Ｂのイオン化ドーピングを併用した．この後
，同じく超高真空中で、４５０℃、１時間の熱処理を施
し、非晶［Ｓｉを緻密化した．この試料を超高真空室よ
り取り出し，電気炉で６００℃の熱処理をして固相エピ
タキシャル成長を行なったａ　Ｓ　ｘ　Ｏ　ｘ膜パター
ン・エッジに沿って幅５〜８μｍのＳＱＬが得られた．
ファセットを調べる為に成長途中の試料をへき関し，ラ
イト（Ｖｒｉｇｈｒ）エッチング液（結晶欠陥の選択エ
ッチング液）で軽くエッチングしく非晶質Ｓｉの方が速
くエッチングされるので、非晶質Ｓｉと結晶化したＳｉ
の境界が顕在化する〉、走査型電子顕微鏡で観察した． 断面を観察すると、第３図（Ｑ）に示すように，成長端
は、低Ｂ濃度層，高Ｂ濃度層をまたいだ単一のファセッ
トでできている事がわかった．即ち、前記論文と同様に
，上下両肘で同時に横方向威長が生じた． また、試料表面で［０　１　０］方向に４５″を威し，
（１１０）断面で基板表向（（００１）而）と５５゜を
成している事から、或長端は（１１１）ファセットより
戒っている事がわかる． この後、Ｓｏｌ領域にゲート長１．２μｍのｎチャネル
ＭＯＳＦＩｆＴ　（ソース，ドレイン領域をＡｓドーピ
ングで形成）を作製し，その電気的特性を評価した．チ
ャネルにおける電子の電界効果移動度が２３０ａｊ／ｖ
−Ｓで、通常の一層膜の（１　１　１）ファセット成長
領域に作製したＭＯＳｆ／ＨＴと同等の結果であった． なお，最近．ＳｉＭの厚さを１０００人以下に薄くした
ＳＯＩにＭＯＳ型トランジスタを作製すれば、駆動能力
が向上する等、従来のＳｉウエハに直接作製したものに
比べて大幅な性能向上が達成できる、との報告があいつ
いでいる．これらの報告においては，試料の作製にあた
り，一旦、電子ビーム・アニール法やレーザ・ビーム・
アニール法，あるいは酸素イオン打込み法などで通常の
厚さ（０．３　ｐｍ　〜１　μｍ）のＳＱＬを作り、こ
れを研磨やドライエッチングなどで削って１０００人以
ドに薄くする，という手法がとられている．初めからＩ
ＯＯＯＡ以下の薄い５０１を作った例はない． 〔発明が解決しようとする＊Ｍ３ 成長が絶縁膜２上を横方向に進行する５０１形成は，ウ
エハ全面で縦方向に進行する通常の固相エピタキシャル
成長（第４図参照）とは異なり，成長が局在している．
したがって，結晶化に伴うストレスがここに集中し，結
晶中に結晶欠陥（転位）ができやすい．即ち、完全結晶
を作るのが難しい． 完全結晶の形成を考える時、もう一つ，やはり（１００
）面での或長ができないという点が問題となる．結晶性
の一指標として、不純物（Ａｇ）の電気的活性化率を例
にとれば、｛工００｝面で成長した結晶中では１００％
近い値（９５％）が得られるのに対し、（１　１　０）
面、（１１１）面で成長した結晶中では，それぞれ、約
８４％，約６８％の小さな値しか得られない，もちろん
，ここでは、活性化率の低い方が結晶性が悪い．このデ
ータから、（１１０）成長は（１　１　１）戊長に比べ
れば結晶性がかなり良いが，しかしまだ、完全とも言え
ない事がわかる．やはり（１００）で成長させるのが一
番良い． 本発明の目的は，局在せず、かつ（１００｝ファセット
で進行する固相エピタキシャル成長を絶縁膜上で実現し
、これにより、高品質な結晶のＳＱＬを均一性・再現性
良く形成する技術を提供する事にある． ところで、Ｓｉ厚さ１０００λ以ドのＳＯＩ（超薄膜Ｓ
ｏＩ）の形成に用いられている手法，即ち，膜を削って
所望の厚さとする手法は、膜厚の制御精度・ウエハ面内
均一性が悪い為、ＬＳＩ用プロセスとしては現実的でな
い．しかし、初めから超薄膜でＳＯＩができればよいが
，現在のところ，このような技術がない．Ｉｉｉ相エピ
タキシャル成長法では，非晶質Ｓｉを０．２μｍ以下に
薄くすると、戊長様式が（１　１　１）ファセット成長
になってしまう．理想的には（１　０　０）ファセット
或長、少なくとも（１　１　０）ファセット或長でなけ
ればＬＳＩには適用できない． 本発明の他の目的は、削らずに超薄膜Ｓｏｌを形成でき
るプロセス技術を提供する事にある．〔課題を解決する
ための手段〕 上記二つの目的を達或する為に、本発明では、一旦、絶
縁膜２上に単結晶膜７を形成し、これを種結晶として縦
方向の同相エビタキシャル成長を行なう（第ｌ図参照）
． このＳＯＩにデバイスを作製すれば，リーク電流は，１
回目の戒長で作った結晶ｋＩＩ７を流れる成分と、２回
目の成長で作った結晶層８を流れる成分とに分類できる
．前者を低減する為に、Ｐ，Ａ　ｓ　ｇ　Ｂ等の電気的
に活性な不純物、もしくは，Ｆ，Ｃなどの高い電気陰性
度の元素を一層目７に導入する． 第１回目の成長は（１００）ファセット以外のファセッ
トで生じるので，結晶性は完全とは言えない．第２回目
の戒長は（１００）ファセットで進行するので，良質な
結晶が得られる．しかし，第一回目の結晶を種結晶に用
いているので、そこでの欠陥がある確率で２１！！ｌ目
の結品に侵入してくる．Ｓ０１に多数の素子を形成すれ
ば、そのうちの何個かがこれと遭偶する事になる．この
欠陥の侵入を止め、完全な結晶を得る為に、Ｇｅ，Ｓｎ
等のＳｉより原子半径の大きな原素を第二層目８に導入
する． 〔作用〕 本発明は，第１図に示すように，絶縁膜２上に形成した
種結晶層７を種として，縦方向成長でＳｏｌを形成する
．縦方向成長はウエハ全面で同時に起こるため，結晶化
に伴うストレスが分散され，結晶欠陥（転位）が発生し
にくい．また，種結晶７表面を（１００）面（即ち、基
板工面方位を（１００）にした縦方向成長は、（１００
）面での成長が生ずる．（１００）面での成長は，最も
高品質な結晶が得られる或長様式である．ストレスの分
散と．（１００）様式成長の２つの実現により、極めて
高品質なＳｏｌが形成できる．高品質結晶にデバイスを
作れば、動作が速く、リーク電流の少ない高性能デバイ
スを得る事ができる．即ち，本発明で高性能ＳＯＩデバ
イスを得る事ができる．しかし、動作にかかわる領域が
ド地の種結晶層′１に達するデバイスでは，横方向成長
で形成されている為ここを流れる分だけリーク電流が若
干増える．特に少ないリーク電流で動作させたいデバイ
ス応用の場合にま、種結晶層７中の電流或分を減にした
い．そこで，Ｐ，Ａｓ．Ｂ等の電気的に活性な不純物，
もしくは．Ｆ，Ｃなどの電気陰性度の高い元素を種結晶
層７に導入する．電気的に活性な不純物の導入は種結晶
層７の静電ポテンシャルを変え（リーク電流の担体電待
が正の場合は高く、負の場合は低くする）、リーク電流
の担体電荷がここへ流れ込むのを防ぐ　Ｆ，Ｃなどの導
入は、結晶欠陥における電気的に活性な未結合手とこれ
ら不純物との結合で，欠陥の不活性化を実現し，種結晶
層７中でのリーク電流或分の発生（電子・正孔対の発生
）を阻止する．また，欠陥の運動・成長を抑制する． 材料に母材原子（Ｓｉ）より大きな原子（Ｏｓ，Ｓｎ等
）を混入してやる事は、原子ｒｌ！１距ＩＩｌ′！（格
子，間隔）を平均的に増加させる事を意味している．結
晶に結晶欠陥があるという状況は、局所的に（結晶欠陥
部において）原子間距離が増加している状況である．し
たがって，結晶欠陥を有する稙結晶７上により原子半径
の大きな不純物を導入した結晶或長を行なえば、欠陥に
凝集していた原子間距離の増加分が威長層における平均
的・全体的な原子間距離の増加に転化され，結晶欠陥は
消失する． 〔実施例〕 以下、本発明の実施例を説明する． （実施例１） 面方位（１００）の単結晶Ｓｉ基板１（第１図（ａ）参
照）上に、厚さ１５００人のＳｉｎｓ膜２パターンをｔ
ｏｃｏｓ法により形成した．通常の湿式洗浄後、超高真
空中（〜１　０−＠Ｐ　ａ　）で９００’Ｃ．’３０分
の熱処理を行なう事により基板表面を洗浄化し、その後
，ただちに電子ビーム加熱蒸着法により基板上に厚さ３
０００人の非晶質Ｓｉ膜３を形成した．続いて．超高真
空中で６００℃、８時間の熱処理を行なった．この熱処
理で周相エピタキシャル成長が生じ、ＳｉＯｚ膜２上、
Ｓｉｎｓ１！Ｉ２端から幅約６μｍにわたって非晶質Ｓ
ｉ膜３が単結晶化した（第１図（ｂ））．ＳｉＯｚｔｌ
＃２端から６μｍ以上はなれたＳｉＯａ膜２上の非晶９
１　Ｓ　ｉ　ｗＡハ８結Ｍ　Ｓ　ｉ　９　ニｆｔツタ．
次に、同じく超高真空中で電子ビーム加熱蒸着を行ない
，第１図（ｃ）に示すように、先に堆積したＳｉ膜１０
の上に厚さ５０００人の非晶質Ｓｉ膜３を形成した．こ
れを６００℃で熱処理する事により，先工程で結品化さ
せたＳｉ膜７を種結品とした縦方向に進行する固相エピ
タキシャル成長を起こした（第１図（ｄ））．これによ
り，結晶欠陥のない高品質なＳｉ結晶をＳｉＯｚｎ％上
に得た（第１圓（ｅ））． （実施例２） 第１図の如き向方位（１００）の単結晶Ｓｉ基板１上に
，厚さ１８００人のＳ　ｉ　Ｏｘ　ＰＩＡ２パターンを
ＬＯＣＯＳ法により形成した。これにレジストをかけ，
ドライ・エッチング法でエッチ・バックするという一般
的な平担化技術で基板表面を平粗にした．これに実施例
１にて述べたように，通常の湿式の洗浄を施した後、超
＾真空中加熱クリーニングを行ない，清浄化した．この
上に、超＾真空中電子ビーム加熱蒸着法で厚さ３００λ
の非晶質Ｓｉ膜３を形成し（第５図（ａ））．６００℃
、１０時間の熱処理を行なう事により固相エピタキシャ
ル成長で上記非晶質Ｓｉ膜３を単結品化（７）した（第
５図（ｂ））． 引き続き、超烏真空中で電子ビーム加熱蒸着を行ない、
厚さ７００λの非晶質Ｓｉ膜３を形成し（第５図（ｃ）
）．再ｚｓｏｏ℃の熱処理（３０分間）を行ない，先工
程で結晶化させたＳｉ膜７を種結晶とした縦方向或長の
固相エピタキシャル成長を起こし（第５図（ｄ））．Ｓ
ｉ［３の単結晶化を完遂した．これにより、結晶欠陥の
ない高品質な超薄［Ｓｉ結晶をＳｉ（ｌａ膜上に得た（
第５圓（ｅ））． （実施例３） 第１１１１の如き曲方位（１００｝の単結晶Ｓｉ基板１
上に厚さ１５００人のＳｉｎｇ膜２のパターンをＬｏｃ
ｕｓ法により形成した．通常の湿式洗浄後、超高真空中
熱処理で基板表面清浄化を行ない．電子ビーム加熱蒸着
法で厚さ２０００人の非晶質Ｓｉ［３を堆積した． これに、４０ｋｅＶ・ｌ．７５Ｘ１０”ａａ″″２８０
ｋｅＶ　　・　３．２５ＸＩＯ　五”ｃｍ−”，１６０
ｋｅＶ−　９．５　Ｘ　１　０”ａｉ−”（Ｆ）条件テ
Ｐ（’Ｊ　ン）　ヲイｙｔン打込みし，膜中のＰ濃度を
５ＸＩＯ▲７国″″８とした（加速エネルギーをかえて
複数目のイオン打込みをしているのは、膜中のｐ４度を
一定にする為である．）．なお、イオン打込みの為に、
試料を超高真空室から取り出さねばならないが、この際
不用意に取り出せば、大気中の酸素や水分子が非晶質Ｓ
　ｉ　＠　３中へ侵入してくる．これらは，固相エビタ
キシャル威長の阻害因子であるので，本実施例では、Ｓ
ｉ蒸着の直後にそのまま超島真空中で低温（４５０℃）
の熱処理を行ない（１時間）、非晶質Ｓｉ膜３を緻密化
して（０，ＨｚＯの拡散を無視できるくらいにまで遅く
する）この問題を解決している． この試料を電気炉で、６００℃、８時間の熱処理（Ｎａ
雰囲気中）し、横方向固相エピタキシャルで非晶質Ｓｉ
膜３を単結品化した（この単結晶化の後でＰイオン打込
みとＰの活性化の為の９５０℃、３０分間の熱処理を行
なってもよい．）。

再度，基板表面の清浄化を行なった後、超高真空中での
電子ビーム加熱蒸着法により厚さ７０００λの非晶［Ｓ
ｉ３を堆積した．次いで，６００℃，３０分間の熱処理
を行ない、ド地の単結晶ＳｉＷ４７を種結晶とした、縦
方向に進行する固相エピタキシャル威長を第１図（ｄ）
に示す如く起こし、高品質なＳｉ結晶ＩＳＩ８をＳｉｎ
ｓ膜２上に得た．なお，Ｐにかえて、Ａｓ，Ｂで同様の
実験を行ない，本発明の有効性をＡｓ，Ｂでも確認した
．（実施例４） 第１図の如き面方位（１００）の単結晶Ｓｉ基板ｌ上に
厚さ１８００λのＳ　ｉ　Ｏｘ膜２パターンをＬＯＣＯ
Ｓ法により形成した．通常の湿式洗浄後．超高真空中で
Ａｒスパッタ・エッチングと８００’Ｃ．３０分の熱処
理を行なって基板表面を清浄化した．ただちに、超高真
空中での電子ビーム加熱蒸着を行ない、基板上に厚さ２
０００人の非晶質Ｓｉ膜３を形成した．これに、４　０
　ｋ　ｅ　Ｖ−１．０５Ｘ１０”ａｓ−”，８０ｋａＶ
−１．９５Ｘ１０”ｚ−”１６０ｋｅＶ・５．７Ｘ１０
”（！１″″エの条件でＰ（リン）をイオン打込みし、
膜中のＰ濃度を３Ｘ１０”Ｏａｍ−’とした． 本実施例においても、実施例３と同様，試料を大気中に
取り出す前に緻密化の為の低温熱処理（４５０℃，１時
１ｆｆｌ）を行なっている．イオン打込み後，電気匁ｉ
で６００℃、１０時間の熱処理（Ｎ２＃囲気中）シ，横
方向固相エピタキシャル成長を行なった＊　Ｐ　ｇ　Ａ
　！！　ｙ　Ｈ等のＳｉにとってドーバントになる不純
物が約ＩＸＩＯ”’（Ｊｌ−”以上入った場合は，固相
エピタキシャル或長が促進されるので、本実施例でも約
２０μｍと長い横方向成長が得られた． 再度．基板表面の清浄化を行なった後，超高真空中での
電子ビーム加熱蒸着法により厚さ８０００人の非晶質Ｓ
ｉ３を堆積した．次いで，６００℃．４０分間の熱処理
を行ない、ド地の単結品Ｓｉ膜７を種結晶とした縦方向
に進行する固相エピタキシャル成長を第１１５！Ｉ　（
ｄ）に示す如く起し、＾品質なＳｉ結晶膜８をＳｉｎｇ
膜２上に得た．なお、Ｐ，Ｈでも同様に本発明が有効で
ある事を実験で確認した． （実施例５） 面方位（１００）の単結晶Ｓｉ基板１上に、第５図の如
く厚さ１　７００λのＳｉｆｔ膜２ノ１ターンをＬＯＣ
ＯＳ法により形成した．一般的な平坦化技術を用い，こ
の基板表面を平坦にした．基板表面の清浄化を行なった
後、Ｐのイオン化ドーピングを併川した超＾真空中での
電子ビーム加熱蒸着を行ない、基板上に厚さ２００人で
Ｐを３Ｘ１０”３−ａ含んだ非晶質Ｓｉ膜３を形成した
（第５図（ａ））．これを６００℃で１０時間熱処理し
，固相エピタキシャル或長で膜３の単結晶化を行なった
（第５図（ｂ））． ひき続き、超高真空中で電子ビーム加熱蒸着を行ない，
厚さ６００人の非晶貿Ｓｉ膜３を形成した（第５図（ｃ
））．これを再び６００℃で熱処理（３０分間）して第
５図（ｄ）に示す如く、上記の工程で結晶化させたＳｉ
膜７を種結晶とした縦方向或長の同相エビタキシャル成
長を起こし、２度目に堆積した非晶質Ｓｉ膜３を結晶化
した．これにより高品質なＳｉ超薄膜結晶８をＳｉｎｓ
膜上に得た（第５図（ａ））． なお，Ｐに替えて．Ａｓ，Ｂでも同様の実験を行ない，
本発明が問様に有効である事を確認した．（実施例６） 実施例５と同様のプロセスをＰＩＡ度３ＸｌＯ”０３−
Ｊ１で行ない，高品質なＳｉ超薄膜結晶８をＳｉ０２１
！１１２上に得た．さらに、Ｐに替えてＡｓ，Ｂでも同
様の実験を行ない，同様にして高品質なＳｉ超薄膜結晶
８をＳｉＯｘｌＭ２上に得た．（実施例７） 面方位（１００）の単結晶Ｓｉ基板１上に、第１図の如
く厚さ１５００人のＳｉｎｇ膜２パターンをＬＯＣＯＳ
法により形成した．通常の湿式洗浄後、超高真空中熱処
理で基板表面清浄化を行なった．その後，Ｓｉをソース
とした超高真空中での電子ビーム加Ｓ＃着により厚さ２
０００人の非晶質Ｓｉ膜３を堆積した．これを６００℃
で７時間の熱処理し，横方向固相エピタキシャル或長を
おこして単結晶化した．これにイオン打込みする事によ
りＦ（フッ素）をＩＸＩＯ”ｅｌｍ″″ａ導入した．ト
゛を固相エピタキシャル成長層７の納品欠陥に充分行き
渡ｔｆる為に９００℃で３０分の熱処瑚をし、第一層目
Ｓｉｌｏの欠陥の不活性化処理を施した．この後、基板
表面の清浄化を行ない，続いて超高真空中での電子ビー
ム加熱蒸着で厚さ７０００人の非晶’ＩＹＳｉ３を堆積
した．これを６００℃で３０分間の熱処理（超高真空中
）を行なう事により、第１図（ｄ）に示す要領で、縦方
向の固相エビタキシャル成長をおこし，単結晶化した．
これにより、Ｓｉｆｔ膜２上に高品質なＳｉ結晶膜８を
得た． （実施例８） 第５図，第６１ｌ！Ｉを参照して説明する．面方位（１
００）の単結晶Ｓｉ基板１の上に，厚さ１５００人のＳ
ｉＯｚ膜２パターンをＬＯＣＯＳ法により形成し、これ
を一般的な平坦化技術で平坦化した．通常の湿式洗浄後
、超高真空中熱処理により基板表面を清浄化し，超高真
空中の電子ビーム加熱蒸着により厚さ３００Ａの非晶ｇ
ｔＳｉ膜３を堆積した（第５図（ａ））．６００℃，１
０時間の熱処理による固相エピタキシャル成長でこれを
単結晶化した（第５図（ｂ））．次にここにＦをイオン
打込みで導入するが、３００人のごく表面層に直接打ち
込むのは難しい．そこで、一旦、ＣｖＬ）法でこの上に
厚さ１７００λのＳｉｆｔ膜１３を形成し、これを通し
てＦイオンを打込んだ（第６図）．Ｓｉ膜７中のＦ濃度
は５×１０五’　Ｃａｌ　−　”である．これを９００
℃で３０分間の熱処理し、ＦをＳｉ膜７中の結晶欠陥に
充分行き渡らせた（第ＩＭＩＳｉｌｏ中の欠陥の不活性
化）． ＨＦ水溶液に浸してＣＶＤ−ＳｉＯａｆｌ！Ｊ１３を除
去した後、通常の湿式洗浄を超高真空中加熱の組みあわ
せによる基板表面清浄化を行なった。この基板の表而に
，超高真空中の電子ビーム加熱蒸着で厚さ７００人の非
晶質Ｓｉ３を堆積した（第５１ｐｌ（ｃ））．６００℃
で３０分間の熱処理を行なう事により、第１図（ｄ）に
示す如く，縦方向の固相エビタキシャル成長をおこし（
第５図（ｄ））．ＳｉＯｘ膜２上に高品質なＳｉ超薄膜
結晶８を得た（第５図（ｅ））． （実施例９） 面方位（Ｚｏｏ）の単結晶Ｓｉ基板ｌ上に、厚さ１５０
０λの５ｉＯｘ膜２パターンをＬＯＣＯＳ法で形成し、
これを一般的で平坦化技術で平坦にした．その後，通常
の湿式洗浄と超高真空中加熱の組み合せによる基板表面
洗浄化を行なった．そして直ちに、Ｆのイオン化ドーピ
ングを併用した超高真空中の電子ビーム加熱蒸着を行な
い、基板上に厚さ２２ＯＡでＦを８Ｘ１０”ｃｍ一８含
んだ非晶質Ｓｉ膜３を形成した（第５図（ａ））．これ
を，６００℃で１０時間の熱処理で横方向の園相エビタ
キシャル成長をおこさせ（第５図（ｂ））．単結晶化し
た． この上に、再度、超高真空中の電子ビーム加熱蒸着で非
晶質Ｓｉ（厚さ７００λ）３を堆積した（第５図（Ｃ）
．これを６００℃で２０分間の熱処理し．第１図（ｄ）
に示す如き要領で縦方向の固相エビタキシャル成長をお
こさせ（第５図（ｄ））、Ｓｉｎｓ膜２上に高品質な超
薄膜結晶８を得た（第５図（ｅ））． なお，Ｆには固相エピタキシャル成長を抑制する（成長
速度の減少）効果がある．しかし，本実施例のようにＦ
濃度がｌ　Ｘ　１　０　”ｃｓ−”以ドの場合は，この
効果は小さく，事実上の影響はない．（実施例１０） 面方位（ｌ００）の単結晶ＳｉＭＩ板１上に厚さ１５０
０ＡのＳｉＯｚ　Ｉｌｉ２パター　ンヲＬＯＣＯＳ　法
テ形成した．通常の湿式洗浄と超高真空中加熱の組み合
わせによるクリーニング技術で基板表面を清浄化し、超
高真空中の電子ビーム加熱蒸着により厚さ３０００人の
非晶質Ｓｉ膜３を堆積した．これを、６００℃，１０時
間の熱処理で誘起した横方向固相エピタキシャル成長で
結晶化した．この上に，１１子ビーム蒸着法で厚さ６０
００人の非晶ＩＭＳ　ｉ　ｆＪ　３を形成し，低温の熱
処理（４５０℃，１時間）で緻密化した後、イオン打込
み装置へ導入した． 実施例３あるいは４で行なったような多重イオン打込み
により，先工程で結晶化させたＳｉ膜７にほぼ均一にＵ
ｅ（ゲルマニウム）を導入し，その濃度をＩＸＩＯ”５
ｍ−δとした．これを６００℃で１時間の熱処理する事
により，第７図に示す如く縦方向の固相エピタキシャル
成長で第２回目に堆積したＳｉ層１５を結晶化した．こ
の縦方向或長で作った結晶８はＧｅを含む為、下地種結
晶層７の結晶欠陥を全く引きつがず、極めて高品質な結
晶となった． （実施例１１） 而方位（１００）の単結晶Ｓｉ基板１上に厚さ１５００
λのＳｉＯｚ膜２パターンをＬＯ（：ＯＳ法で形成した
．通常の湿式洗浄と超高真空中加熱の組み合わせによる
クリーニング技術で基板表面を清浄化し、超高真空中の
電子ビーム加熱蒸着によりｐメさ２７００人の非晶Ｊｌ
￥Ｓｉ膜３を堆積した．これを，６００℃，１０時間の
熱処理で誘起した横方向固相エピタキシャル成長で結晶
化した．この上に、電子ビーム蒸着法で厚さ４０００λ
の非晶質Ｓｉ膜３を形成し，低温の熱処理（４５０℃，
１時間）で緻密化した後、イオン打込み装置へ導入した
．プロジェクト　レンジ（Ｐｒｏｊｅｃｔｅｄ１｛ａｎ
ｇａ　（Ｒｐ））がΔＲｐだけ一層目Ｓｉ７と２層目Ｓ
ｉ３との界面より浅くなるように打込みエネルギーを設
定して、Ｇｅイオン打込みを行なった（第８図）． ここで、上記第８図のＧｅ濃度プロファイルＮＧｅにお
けるピーク濃度を２　Ｘ　１　０　’！’ｅｘ−８とし
た．これを６００℃で１時間、熱処理する事により、先
に結晶化したＳ　ｉ　ｗｊ４　７を種結晶とした縦方向
の固相エピタキシャル成長をおこし、２回目に堆積した
非晶質Ｓｉｊ％３を結晶化した，この際，成長に伴って
種結晶から伸びてきた結晶欠陥はＧｏドープＪｌ１５に
ブロツクされてそれより上に行けず、それより上では無
欠陥のＳｉ結晶層となった． Ｇｅイオン打込みが一度で済む，実施例１０の簡便法で
あ、る．但し，実施例１０に比べると若干熱的安定性が
弱いので、高めの熱工程をあまり通さない応用に使うの
が好ましい． （実施例１２） 面方位（１００）の単結晶Ｓｉ基板１上に，犀さｌ５０
０人（１）　Ｓ　ｉ　Ｏ　２ｗＩ４ハ９　−　ン’ｔ−
　ｔ，ａｃｏｓ法ｔ”　Ｋ）或し，これを一般的な平坦
化技術で平坦にした．その後，通常の湿式洗浄と超高真
空中加熱の組み合わせによる基板表面清浄化を行なった
．この基板上に，超高真空中の電子ビーム加熱蒸着法で
厚さ３００人の非晶質Ｓｉ膜３を形成した（第５図（ａ
））．６００℃の熱処理（１０時間行なった）で横方向
固相エビタキシャル成長をおこし，非晶質Ｓｉ［３を結
晶化シタ（第５図（ｂ））．この後．Ｇａのイオン化ド
ーピングを併用した超高真空中の電子ビーム加熱蒸着法
で厚さ７００λの非晶貿Ｓｉ膜３を基板上に形成した（
第５図（ｃ））．ａｅ濃度は１．３ＸＩＯ五〇３″″８
である．この試料を６００℃で熱処理（３０分間）する
事により、第７図に示すように、縦方向の固相エピタキ
シャル成長をおこし，第５図（ｄ））、２回目に堆積し
た膜１５を結晶化した．これにより、結晶欠陥のない超
薄膜Ｓｉ結品をＳｉｆｔ膜２上に得ることができた（第
５図Ｃｅ））． （実施例１３） 面方位（１００）の単結晶Ｓｉ基板１上に，厚さ１６０
０人のＳｉＯｚ膜２パターンをＬＯＣＯＳ法で形成し，
これを一般的な平坦化技術で平坦にした．その後，通常
の湿式洗浄と超高真空中加熱の組み合わせによる基板表
面清浄化を行なった．この基板上に，Ｈのイオン化ドー
ピングと、Ｆのイオン化ドーピングを併用したＳｉの電
子ビーム加熱蒸着を超高真空中で行ない、厚さ２７０Ａ
の非晶質Ｓ　ｉ　ｆ４　３を形成した（第５図（ａ））
．このときＢ濃度、ＦＷＡ度は、それぞれ，２×１０五
７ｃｍ−”　（　２　Ｘ　１　０　ｌ７３″″ａ），５
×１０１７３−８である．続いて６００℃の熱処理（１
０時間）を行ない、横方向同相エピタキシャル成長でこ
れを結晶化した（第５図（ｂ））． この上に、Ｇｅのイオン化ドーピングを併用した超高真
空中の電子ビーム加熱蒸着法で，厚さ７００人の非晶質
Ｓｉ膜３を形成したｓＧａ濃度はＩ　Ｘ　１　０　”国
−″６である．この試料を６００℃で熱処理（３０分間
）する事により、第７Ｌ！！４にホす要領で縦方向の固
相エピタキシャル或長をおこし、二回目に堆積した（ｉ
ｅを含むＳｉＮＩＩ１５を結晶化し，た．これにより，
結晶欠陥の不活性化されたＳ　ｉ　［７を介して，結晶
欠陥のない高品質な超薄膜Ｓｉ結晶８をＳｉｎｓ膜２上
に得る事ができた．ＨにかえてＰでも実験を行ない，有
効性を確認した． （実施例１４〉 固相エビタキシー以外の方法で２層目のＳｉ結晶を作っ
た例を述べる．面方位（１００）の単結晶Ｓｉ基板１上
に、厚さ１５００ＡのＳｉＯｚ＊パターンをＬＯＣＯＳ
法で形成した．通常の湿，式洗浄と超高真空中加熱の組
み合せによる基板表面清浄化を行なった．この基板上に
，超高真空中での電子ビーム加熱蒸着により、厚さ２７
００Ａの非晶質Ｓｉ膜３を形成した．同じく超高真仝中
で６００℃の熱処理（８時間）を行なう事により横方向
固相エピタキシャル成長をおこし，非晶［Ｓｉ膜３を結
晶化した． この基板の温度を７５０℃にまであげ，Ｓｉの電子ビー
ム加熱蒸着を行なった．基板加熱をしながら超高真空中
で蒸着する技術は分子線エビタキシーと呼ばれ、Ｓｉの
堆積と結晶化が同時に進行する．これで，ノ事さ４３０
０人の単結晶ｓｉｋＩ１７を基板上に形成した（第９図
）． （実施例１５） 固相エピタキシー以外の方法で２周目のＳｉ結晶を作製
したもう一つの例を述べる．即ち、２屑目を気相エビタ
キシャル成長で形成した．面方位（１００）の単結晶Ｓ
ｉ基板１上に、犀さ１５００人のＳｉＯ怠膜２パターン
をＬＯＣＯＳ法で形成した．通常の湿式洗浄と超高真空
中加熱の組み合せによる基板表面洗浄化を行なった。こ
の基板上に，超高真空中での電子ビーム加熱蒸着法で厚
さ２５００入の非晶質８１膜３を形成した．同じく超高
真空中で、６００℃の熱処理（８時間）を行ない，Ｗｔ
方向同相エビタキシャル成長をおこし．非晶質Ｓｉ膜３
を結晶化した。

この試料を石英製の反応管に入れ、気相エビタキシャル
成長を行なった．まず初めに，横方向成長で結晶化させ
たＳｉ膜７の表面を洗浄化するために，試料の温度を１
１００℃にまヤあげ．Ｈｚガスに３０分間さらした．次
に試料温度を１０００℃に下げ、反応管中にＳｉＨ４ガ
スを流し、ＳｉＨａの分解・反応により結晶膜７上にＳ
ｉを堆積（１μｍ）Ｌた．この条件のもとではＳｉの堆
積と併行して結晶或長がおこる（気相エピタキシャル成
長）。こうして、横方向成長膜７上に縦方向成長で結晶
換１８を得た（第１０図）． （実施例１６） 実施例１にて作製したＳｏｌ基板上に，多結晶Ｓｉゲー
ト、ソース・ドレイン形成にＡ３もしくはＢイオン打込
み，を用いた通常のＭ　Ｏ　Ｓ　（Ｍｅｔａｌ−Ｏｘｉ
ｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　）　　　型　？’
　　Ｅ　　Ｔ　　　（Ｆｉｅｌｄ−Ｈｆｆｅｃｔ−Ｔｒ
ａｎｓｉｓｆｏｒ　：電界効果トランジスター）作製プ
ロセスで，ｎチャネルＭＯＳ　−　ＦＥ’ｒ，Ｐチャネ
ルＭ　Ｏ　Ｓ　−　Ｆ’　Ｅ　’ｒを作製した（第１１
図、それぞれ（ａ），（ｂ））−ゲート長１．２μｍの
ものと、２，４．８μｍのものを作った．いずれも、チ
ャネル内電子移動度６００ｄ／ｖ−ｓ以上、正孔移動度
２００ａＪ／Ｖ−ｓ以上，リーク電流Ｉ　Ｘ　１　０’
″ｌ３Ａ／μｍ以下の良好な特性を得た． （実施例１７） 実施例ｌ３にて作製した超薄膜Ｓｏｌ基板上に，通常の
ＭＯＳ・？’　Ｅ　’ｒ作製プロセスでｎチャネルＭＯ
Ｓ　−　Ｆｋ：Ｔ（８打込み基板），ＰチャネルＭＯＳ
　−　１／Ｅ’ｒ（Ｐ打込み基板）を作製した（第１２
図、それぞれ（ａ），（ｂ））．ゲート長１．２ｐｍの
もの，４μｍのもの，８μｍのものを作った．いずれか
らも、チャネル内電子移動度１２００ａＪ／Ｖ−ｓ以上
、正孔移動度４００ａ＃／Ｖ・ｓ以上、リーク電流Ｉ　
Ｘ　１　０−ｌｓＡ／μｍ以ドの良好な索子特性が得ら
れた． （実施例１８） 面方位（１　１　０）の単結晶Ｓｉ基板１を（１００）
基板に替えて、実施例１のプロセスを行なった．（１０
０）而での縦方向或長のかわりに（１　１　０）面での
縦方向戊長がおき，第工図と同様に横方向成長Ｓ　ｉ　
Ｍ　’／の上に縦方向或長Ｓｉ層８を得た．（１　１　
０）面での成長であるから，（１００）面で成長した実
施例１の縦方向成長Ｍ８よりも結晶性の点で弱干見劣り
するが，縦方向成長で成長が，局在していない分．（１
１０）ファセットの横方向或長で形成した結晶よりも欠
陥の少ない結晶紛８が得られた． なお、実施例１〜１８のいずれにおいても，非晶質Ｓｉ
膜３の形成に際し，超高真空中蒸着法に替えて，他の非
晶質Ｓｉ形成法、例えばＣｖＬ）法を用いても良い事を
ここに記す． 〔発明の効果〕 本発明によれば、以ドに記載されるような効果を得るこ
とができる． 縦方向の成長、（１００）面での成長時、種結晶からの
結晶欠陥侵入が阻止できる事により，高品質なＳｉ結晶
膜を形成できる． さらに、電気的に活性な不純物の導入による種結晶層の
ポテンシャル・コントロール、ド等の導入による種結晶
中の欠陥の不活性化により、種結晶対中の欠陥を実効的
に除去する事ができ、実効的に高品質なＳｏｌ結晶を形
成できる．上記の効果は，Ｓｉの膜厚に無関係に得られ
るので、高品質な超薄１！！Ｉ！ＳＯＩ結晶を得る事が
できる．

【図面の簡単な説明】

第１図，第５Ｌ！ｆｌ，第６Ｉｊ４，第８図は本発明の
実施例のＳＱＬ構造の作或工程を示す断面図、第２図は
横方向固相エビタキシャル成長の状態を示す斜視図、第
３図は従来の２相法によるＳ０１構造の作戒工程を示す
断面図および横方向固相エピタキシャル或長の状態を示
す斜視図，第４図は縦方向固相エビタキシャル成長の状
態を示す断ｒＭ！！４、第７図，第９図，第１０図はそ
れぞれ本発明の実施例のＳＯＩ構造の断面図，第１１図
，第１２図は本発明の実施例の半導体装置の断面図であ
る．１・・・単結晶Ｓｉ基板、２・・・絶縁膜、３・・
・非晶質Ｓｉ、４・・・固相エピタキシャル或長、５・
・・高小純物濃度層，６・・・ノンドープ層，７・・・
種結品として用いる単結晶ｗＩｉ（横方向成長で作った
結晶膜）、８・・・縦方向成長で作ったＳＱＬ結晶，９
・・・多結晶Ｓｉ、１０・・・一回目に堆積したＳｉ層
、１１・・・ファセット，１２・・・縦方向或長で作っ
たＳｉ結晶，１３・・・ＣＶＬ）で堆積したＳｉＯｚ．
１４・・・フツ索イオン打込み，１５・・・Ｇｅを導入
したＳｉ層，ｌ６・・・Ｇａイオン打込み，１７・・・
分子線エビタキシーで形成したＳｉ結晶膜，１８・・・
気相エビタキシーで形成したＳｉ結晶膜、１９・・・ソ
ース電極，２０・・・ゲート電極，２１・・・ドレイン
電極，２２・・・Ａ　ｓ　Ａ濃度領域，２３・・・Ｂ高
濃度領域．第 ｌ 口 奉 ｌ 凹 率 ３ 目 ＜Ｃ） 早 ４ 町 早 ５ 口 不 ５ 會 （ｅ） ３ 竪 ６ 日 弔 ７ 會 亭 ８ 口 弔 ９ 詔 弟 ／Ｏ 凶 ｌ７ 早 １／ 日

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜の上に結晶膜、さらにその上に該結晶膜と同
   じ結晶方位で該結晶膜よりも結晶欠陥密度が低い結晶膜
   を有することを特徴とする多層膜。 ２、上記結晶膜が半導体であることを特徴とする請求項
   １記載の多層膜。 ３、単結晶基板上に開口部を有する絶縁体膜を形成し、
   その上に非晶質膜を形成し、熱処理により該非晶質膜の
   一部もしくは全部を単結晶化し、この単結晶膜を種結晶
   としたエピタキシャル成長で、該単結晶膜上に結晶薄膜
   を形成することを特徴とする結晶薄膜の形成方法。 ４、上記単結晶および非晶質材料が半導体であることを
   特徴とする請求項３記載の結晶薄膜の形成方法。 成長の方法として、固相エピタキシャル成長法５、上記
   単結晶膜を種結晶としたエピタキシヤル成長の方法とし
   て、固相エピタキシヤル成長法を用いたことを特徴とす
   る請求項３記載の結晶薄膜の形成方法。 ６、上記種結晶に用いた半導体に対して電気的に活性化
   しうる不純物を該種結晶中に１×１０１６〜１×１０Ｚ
   ２ａｌ−３の濃度で含むことを特徴とする請求項４記載
   の結晶薄膜の形成方法。 ７、上記種結晶として用いる単結晶薄膜中に、該膜を構
   成する元素よりも電気陰性度が高い元素を１×１０１〜
   １×１０Ｚ１ｃｓ−３の濃度で含有せしめたことを特徴
   とする請求項４記載の結晶薄膜の形成方法。 ８、上記単結晶半導体膜を種結晶としたエピタキシャル
   成長膜中に、該成長膜の構成元素より原子半径の大きな
   元素を１Ｘ１０１〜５×１０１１１の濃度で含有せしめ
   たことを特徴とする請求項４記載の結晶薄膜の形成方法
   。 ９、上記請求項４記載の結晶膜を基板として用いたこと
   を特徴とする半導体装置の製造方法。 １０、面方位（１１１）±１０°以外の単結晶半導体基
   板を用いたことを特徴とする請求項４記載の結晶薄膜の
   形成方法。