JPH039419A - システムデータ制御装置 - Google Patents
システムデータ制御装置Info
- Publication number
- JPH039419A JPH039419A JP1143150A JP14315089A JPH039419A JP H039419 A JPH039419 A JP H039419A JP 1143150 A JP1143150 A JP 1143150A JP 14315089 A JP14315089 A JP 14315089A JP H039419 A JPH039419 A JP H039419A
- Authority
- JP
- Japan
- Prior art keywords
- dip
- dip switches
- data
- switches
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディップスイッチによシセットしたデータ
を制御するシステムデータ制、御装置に関するものであ
る。
を制御するシステムデータ制、御装置に関するものであ
る。
第２図は従来のシステム制御装置を示すブロック接続図
であシ、図において、１１〜１．はｎ個の８ビツトのデ
ィップスイッチｓ ２１〜２ｍはこれらの各ディップ
スイッチにおける各スイッチ素子群にビット単位で対応
するように設けたｎ個のポートセレクト用集積回路であ
る・。
であシ、図において、１１〜１．はｎ個の８ビツトのデ
ィップスイッチｓ ２１〜２ｍはこれらの各ディップ
スイッチにおける各スイッチ素子群にビット単位で対応
するように設けたｎ個のポートセレクト用集積回路であ
る・。
次に動作について説明する。
ディップスイッチ１１〜１１はこれらを構成する各ビッ
トのスイッチ素子ごとのオン、オフによって特定のデー
タをセットするようになっておシ、このとき、ポートセ
レクト用集積回路２１〜２．が、ビット単位で対応する
上記ディップスイッチ１１〜１、でセットしたデータを
制御する。
トのスイッチ素子ごとのオン、オフによって特定のデー
タをセットするようになっておシ、このとき、ポートセ
レクト用集積回路２１〜２．が、ビット単位で対応する
上記ディップスイッチ１１〜１、でセットしたデータを
制御する。
従来のシステムデータ制御装置は以上のように構成され
ているので、ディップスイッチ１１〜１゜からのデータ
の制御のために、それらのディップスイッチ１１〜１．
に対応する数のポートセレクト用集積回路２を用意する
ことが必要で、システム全体の大形化、高価格化が避け
られない々どの課題がありた。
ているので、ディップスイッチ１１〜１゜からのデータ
の制御のために、それらのディップスイッチ１１〜１．
に対応する数のポートセレクト用集積回路２を用意する
ことが必要で、システム全体の大形化、高価格化が避け
られない々どの課題がありた。
この発明は上記のような従来の課題を解消するためにな
されたもので、ポートセレクト用集積回路を複数のディ
ップスイッチに共用することによシ、システム全体の小
形化並びにローコスト化を図ることができるシステムデ
ータ制御装置を得ることを目的とする。
されたもので、ポートセレクト用集積回路を複数のディ
ップスイッチに共用することによシ、システム全体の小
形化並びにローコスト化を図ることができるシステムデ
ータ制御装置を得ることを目的とする。
この発Ｆ！ＡＫ係るシステムデータ制御装置は、複数の
ディップスイッチにおけるスイッチ素子群のそれぞれに
ビット単位で対応し、かつデータを制御するポートセレ
クト用集積回路を有し、各ディップスイッチのいずれか
をディップスイッチ選択回路を用いて選択するとともに
、こうして選択したディップスイッチのデータが他のデ
ィップスイッチに回り込むのを、各ディップスイッチに
接続したダイオードによりて阻止するようにしたもので
ある。
ディップスイッチにおけるスイッチ素子群のそれぞれに
ビット単位で対応し、かつデータを制御するポートセレ
クト用集積回路を有し、各ディップスイッチのいずれか
をディップスイッチ選択回路を用いて選択するとともに
、こうして選択したディップスイッチのデータが他のデ
ィップスイッチに回り込むのを、各ディップスイッチに
接続したダイオードによりて阻止するようにしたもので
ある。
この発明におけるディップスイッチ選択回路は、複数あ
るディップスイッチのいずれかを選択し、これによｐビ
ット対応のポートセレクト用集積回路を全ディップスイ
ッチに兼用できるようにして、ポートセレクト用集積回
路の使用数を削減可能にする。
るディップスイッチのいずれかを選択し、これによｐビ
ット対応のポートセレクト用集積回路を全ディップスイ
ッチに兼用できるようにして、ポートセレクト用集積回
路の使用数を削減可能にする。
以下、この発明の一実施例を図について説明する。第１
図において、１１〜１゜はディップスイッチ、２は単一
のポートセレクト用集積回路、４１〜４１、は各ディッ
プスイッチ１１〜１゜を構成しているスイッチ素子群の
それぞれに直列に入れられたダイオード素子群からなる
逆流防止用のダイオード、３、〜３！ｌはディップスイ
ッチ１１〜１ｎのいずれかのデータを選択するディップ
スイッチ選択回路である。
図において、１１〜１゜はディップスイッチ、２は単一
のポートセレクト用集積回路、４１〜４１、は各ディッ
プスイッチ１１〜１゜を構成しているスイッチ素子群の
それぞれに直列に入れられたダイオード素子群からなる
逆流防止用のダイオード、３、〜３！ｌはディップスイ
ッチ１１〜１ｎのいずれかのデータを選択するディップ
スイッチ選択回路である。
次に動作について説明する。
まず、ディップスイッチ選択回路３１〜３ｎは外部から
の信号を受けて、その一つが上記ディップスイッチ１１
〜１つのいずれかを動作可能にし、各ビットのスイッチ
素子ごとのオン、オフによるデータをセットする。そし
て、このようにセットされたデータは、ビット単位で対
応するポートセレクト用集積回路２の各ボートに入力さ
れて、所定の制御処理がなされる。すなわち、ディップ
スイッチ１１〜１．はディップスイッチ選択回路３１〜
３、によシ選択され、この選択したディップスイッチ１
１〜１！ｌのいずれによシセットされたデータも、１個
のポートセレクト用集積回路２を兼用して制御処理され
る。ここで、各ダイオード４１〜４っはディップスイッ
チ１１〜１１のそれぞれの出力が他に回り込むのを阻止
し、これらが誤動作するのを防止する。この結果、ポー
トセレクト用集積回路２の使用数低減によるシステム全
体の小形化、ローコスト化を図ることができる。また、
ダイオード４１〜４．も、ディップスイッチ１１〜１゜
のように、それぞれ例えば８ピット分ずつのダイオード
素子群をモジエール化することによシ、上記システム全
体を小形化することができる。
の信号を受けて、その一つが上記ディップスイッチ１１
〜１つのいずれかを動作可能にし、各ビットのスイッチ
素子ごとのオン、オフによるデータをセットする。そし
て、このようにセットされたデータは、ビット単位で対
応するポートセレクト用集積回路２の各ボートに入力さ
れて、所定の制御処理がなされる。すなわち、ディップ
スイッチ１１〜１．はディップスイッチ選択回路３１〜
３、によシ選択され、この選択したディップスイッチ１
１〜１！ｌのいずれによシセットされたデータも、１個
のポートセレクト用集積回路２を兼用して制御処理され
る。ここで、各ダイオード４１〜４っはディップスイッ
チ１１〜１１のそれぞれの出力が他に回り込むのを阻止
し、これらが誤動作するのを防止する。この結果、ポー
トセレクト用集積回路２の使用数低減によるシステム全
体の小形化、ローコスト化を図ることができる。また、
ダイオード４１〜４．も、ディップスイッチ１１〜１゜
のように、それぞれ例えば８ピット分ずつのダイオード
素子群をモジエール化することによシ、上記システム全
体を小形化することができる。
以上のように、この発明によればディップスイッチ選択
回路によυ複数のディップスイッチのいずれかのデータ
を選択して、共通のポートセレクト用集積回路に供給す
るようにし、上記選択したデータが他のディップスイッ
チに回り込むのをダイオードによって阻止するように構
成したので、ディップスイッチの誤動作を防止しながら
、システム全体を小形化およびローコスト化できるもの
が得られる効果がある。
回路によυ複数のディップスイッチのいずれかのデータ
を選択して、共通のポートセレクト用集積回路に供給す
るようにし、上記選択したデータが他のディップスイッ
チに回り込むのをダイオードによって阻止するように構
成したので、ディップスイッチの誤動作を防止しながら
、システム全体を小形化およびローコスト化できるもの
が得られる効果がある。
第１図はこの発明の一実施例によるシステムデータ制御
装置を示すブロック接続図、第２図は従来のシステムデ
ータ制御装置を示すブロック接続図である。 １１〜１．はディップスイッチ、２はポートセレクト用
集積回路、３１〜３ユはディップスイッチ選択回路、４
１〜４．はダイオード。 なお、図中、同一符号は同一 又は相当部分を示す。
装置を示すブロック接続図、第２図は従来のシステムデ
ータ制御装置を示すブロック接続図である。 １１〜１．はディップスイッチ、２はポートセレクト用
集積回路、３１〜３ユはディップスイッチ選択回路、４
１〜４．はダイオード。 なお、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- データをセットする複数のディップスイッチと、これら
のディップスイッチのスイッチ群のそれぞれにビット単
位で対応して、上記データを制御するポートセレクト用
集積回路とを備えたシステムデータ制御装置において、
上記ディップスイッチのいずれかのデータを選択して、
共通の上記ポートセレクト用集積回路へ供給するディッ
プスイッチ選択回路と、これらのディップスイッチ選択
回路で選択したディップスイッチからのデータが他のデ
ィップスイッチに回り込むのを阻止するダイオードとを
設けたことを特徴とするシステムデータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143150A JPH039419A (ja) | 1989-06-07 | 1989-06-07 | システムデータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143150A JPH039419A (ja) | 1989-06-07 | 1989-06-07 | システムデータ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH039419A true JPH039419A (ja) | 1991-01-17 |
Family
ID=15332090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143150A Pending JPH039419A (ja) | 1989-06-07 | 1989-06-07 | システムデータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039419A (ja) |
-
1989
- 1989-06-07 JP JP1143150A patent/JPH039419A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3846759A (en) | Data processing arrangements | |
| KR900003884A (ko) | 대규모 반도체 집적회로 장치 | |
| US4404556A (en) | Bit expansion circuit | |
| US4327418A (en) | High speed information selection and transfer system | |
| US7167107B2 (en) | Keypad array having reduced number of input/outputs and method for generating same | |
| US7256611B2 (en) | Cross-bar matrix with LCD functionality | |
| US4985650A (en) | Programmable logic circuit having bidirectional data lines | |
| US4411009A (en) | Digital dual half word or single word position scaler | |
| US3876982A (en) | Code programming device | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| US5938703A (en) | Embedded command module with matrix switch drive capability | |
| JPS6142298B2 (ja) | ||
| JP2743662B2 (ja) | マトリクススイッチヤ | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JP2992365B2 (ja) | 記憶調光装置 | |
| JP2788250B2 (ja) | ディジタル信号交換器及びディジタル信号交換器の選択モジュール | |
| JPS6152701A (ja) | 多重化制御装置 | |
| JPS6257043A (ja) | メモリ回路 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH0315263A (ja) | 半導体電力変換装置の制御装置 | |
| KR19980050668U (ko) | 입출력 제어 장치의 비트별 데이타 입출력 제어 회로 | |
| JPH02307775A (ja) | プリンタの操作スイッチ制御回路 | |
| JPH05108216A (ja) | 電源制御信号変換装置 | |
| JPH04289776A (ja) | 複数インバータ間のデータ伝送方法 | |
| JPS6226721B2 (ja) |