JPH0394321A - アクセス制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２台以上の中央処理装置と磁気ディスク装置や
磁気ドラム装置や半導体記憶装置などの直接アクセス記
憶装置（ＤＡＳＤ）を備える計算機システムにおいて、
複数の中央処理装置が１組以上の２重化ＤＡＳＤを共用
するための排他制御方法に係り、特にＤＡＳＤの固定的
なアクセス障害発生時の可用性を増し該計算機システム
を高信頼化するのに好適な２重化共用ＤＡＳＤ制御方法
に関する。

〔従来の技術〕

従来、複数の中央処理装置がＤＡＳＤ装置を共有する計
算機システムでは、特開昭６１−２０１４８号及び特開
昭６１−４３３５６号に記載の、ＤＡＳＤ装置とは独立
に接続されたファイル制御装置を設け、ｌ台のＤＡＳＤ
装置を論理的に分割したアクセス単位であるブロック単
位に排他制御を実施していた。

また、複数の中央処理装置が一対の２重化したＤＡＳＤ
装置を共有する、特開昭６１−３２１５１号に記載の計
算機シテスムでは、ＤＡＳＤ装置あるいはその装置の制
御装置内の排他制御回路によりＤＡＳＤ装置全体をリザ
ーブあるいはリリースするハードウェアリザーブ機能を
用いるか、複数の中央処理装置間のリザーブあるいはリ
リース要求の通信により２重化共用ＤＡＳＤ装置へのア
クセスの排他制御を実施していた。

また、一対の２重化共用ＤＡＳＤ装置における１方のＤ
ＡＳＤ装置の障害回復処理として、特開昭６１−６２９
１８号では、当該ＤＡＳＤ装置全体を閉塞した後、新た
に追加したＤＡＳＤ装置上に必要なデータセットを更構
築することにより一対の２重化ＤＡＳＤ装置の運転を継
続してきた。

また．ＤＡＳＤ装置の障害が発生した場合は特開昭６１
−６７１５３号では、障害発生部分を避け予め確保して
いる予備領域を交代領域として割り当て、使用する障害
回復方式を開示している。

〔発明が解決しようとする課題〕

上記従来技術はＤＡＳＤ装置障害時の閉塞管理をＤＡＳ
Ｄ装置１台単位に行っている。すなわち，ＤＡＳＤ装置
上で部分障害が発生した場合には，予備領域を該障害部
分の代替領域として割り当て、中央処理装置には部分的
な障害を意識させない制御方式になっている。従って、
ＤＡＳＤ装置全体のアクセスが不可能となった場合のみ
ならず、部分的な障害が多発し代替領域が不足した場合
にもＤＡＳＤ装置ｌ台単位の閉塞処理を実施している。

たとえばＤＡＳＤ装置の一種である磁気ディスク装置で
は障害の物理的管理単位としてトラックを前提としたも
のが多い。つまり、中央処理装置からの入出力要求を受
け付けたディスク制御装置が読みだしまたは書き込みが
できないアクセス障害部分を検出すると、ディスク制御
装置はその部分を含む１トラックを予備の１トラックに
割り当てる交代トラック割当を行う。しかし、部分障害
が多発し交代トラックを全て使いきった状態になると，
以後はディスク装置上で１トラックのアクセス障害が発
生しただけでディスク装置全体を閉塞していた。

２重化ＤＡＳＤ装置において一方のＤＡＳＤ装置が上記
のような閉塞状態になると、残った側のＤＡＳＤ装置で
固定的アクセス障害がさらに発生すると一対の２重化Ｄ
ＡＳＤ上にある全ての２重化データセットがアクセス不
可能になる。

つまり、交代トラックなどの代替領域が不足した状態の
元では、部分障害の場合にも一対の２重化ＤＡＳＤ装置
全体にわたって２重化されたアクセスが不可能となり、
２重化アクセス実行時に比較して当該ＤＡＳＤ装置の信
頼性が著しく低下するという問題点があった。

また、２重化されたアクセスが可能な場合は、異なるデ
ータセットへのアクセス時や読みだし専用のアクセス時
など、複数のＣＰＵが別々のＤＡＳＤ装置にたいして並
列にアクセスできるが、１台のＤＡＳＤ装置単位の閉塞
により２重化アクセスが不可能になると、複数ＣＰＵの
アクセスが１台のＤＡＳＤ装置に集中するため２台のＤ
ＡＳＤ装置に対するアクセスの分散という処理の並列性
が損なわれ、計算機システムの処理性能が低く抑えられ
るという問題点があった。

また，上記従来技術では一対の２重化ＤＡＳＤを共有す
る計算機システムを構築するためには、排他制御用のＣ
ＰＵ間通信路または排他制御を実行するファイル制御装
置との通信路を設け、各ＣＰＵは特定の通信手順に従っ
てデータセットのリザーブあるいはリリースを実行する
必要がある。

すなわち上記従来技術では、ＣＰＵ間通信路の場合でも
ファイル制御装置との通信路の場合でも、標準的な入出
力装置に使用される通信路と同じものを使用するので、
１回の通信を実行する度に入出力チャネル用のコマンド
作成とデータ作或、入出力チャネルの起動、入出力割り
込み待ち、入出力割り込み処理などの処理が必要となる
。

しかし、小規模な計算機システムではその通信手順によ
る処理オーバヘッドが無視できなくなる。

また、ファイル制御装置を用いてデータセット単位にア
クセスを制御する上記従来技術では複数のＣＰＵが同時
にファイル制御装置にアクセスしている場合、１台のＣ
ＰＵが頻繁にファイル制御装置へのアクセスを実施する
ために他のＣＰＵからのファイル制御装置へのアクセス
が沈みこむ恐れがある。

本発明の第１の目的は上記問題点を解決するため、ｌ台
のＤＡＳＤ装置の部分障害時、障害発生部分のみについ
て２重化されたＤＡＳＤとしての機能を停止し，その部
分については１台のＤＡＳＤ装置として動作する、ＤＡ
ＳＤアクセス制御方法を提供することにある。

本発明の第２の目的は、上記問題点を解決するため，デ
ータセットリザーブあるいはリリースを、ランダムアク
セスメモリのアクセス程度の、少ないオーバヘッドで実
施する、ＤＡＳＤアクセス制御方法を提供することにあ
る。

本発明の第３の目的は、上記問題点を解決するため、１
台のＣＰＵからのファイル制御装置アクセス要求が頻発
した場合でも、他のＣＰＵからの要求がその間に必ず入
ることができる共有メモリ装置を備えた計算機システム
を提供することにある。

〔課題を解決するための手段〕

上記第１の目的を達或するために，一対の２重化ＤＡＳ
Ｄ装置を共用する複数のＣＰＵがそのＤＡＳＤ装置をア
クセスする際、各ＣＰＵで次に示すＤＡＳＤアクセス制
御方法を用いる。

すなわち、一対の２重化ＤＡＳＤ上に含まれる複数組の
２重化されたデータセットのうち一方のＤＡＳＤ上のデ
ータセットが回復不可能な障害になった場合、その情報
を記憶しておく。さらに、２重化ＤＡＳＤをアクセスす
る場合、障害が発生したデータセットについては、一対
の２重化ＤＡＳＤ上で障害が発生していない側のＤＡＳ
Ｄ上のデータセットをアクセスし、障害が発生していな
いデータセットについては、任意のＤＡＳＤ上のデータ
セットをアクセスする。

また、上記第２の目的を達成するために、２重化された
データセットのアクセス制御情報をランダムアクセスメ
モリ内に記憶し、各ＣＰＵが２重化ＤＡＳＤ装置をアク
セスする際にはランダムアクセスメモリ内のアクセス制
御情報にしたがうアクセス制御方法を用いる。

また、上記第３の目的を達成するために、複数台のＣＰ
Ｕから接続される共有メモリ装置において、同時にリザ
ーブに成功したｌ台のＣＰＵのみがアクセスするように
制御するリザーブ手段とランダムアクセスメモリ制御手
段を備えた共有メモリ装置を用いる。リザーブ手段、複
数のＣＰＵからのリザーブが競合した場合には同一ＣＰ
Ｕからのリザーブ要求を連続して受け付けることを禁止
する交互アクセス制御を行なう。

〔作用〕

一対の２重化ＤＡＳＤを共用する複数のＣＰＵ間でデー
タセット１個毎にデータセットのアクセス障害を意味す
る制御情報を用意することにより、共用ＤＡＳＤ上の一
対の２重化したデータセットへのアクセスの可否を１個
のデータセット単位に制御することができる。これによ
り、ＤＡＳＤの部分的な固定障害が発生した場合でも、
障害部分を含むｌ個のデータセットを単位として部分閉
塞し，アクセスを禁止することができる．２重化された
一対のデータセットのうち、両方ともに障害が発生して
いないデータセットについては、任意の一方または両方
のデータセットをアクセスできる。

また、共有メモリ装置内の記録の読みだしと書き込みは
、ＣＰＵで直接実行される共有メモリ装置をアクセスす
る命令により実行できる。

また，特定のＣＰＵからの共有メモリ装置アクセスが沈
みこまないことは、共有メモリ装置のリザーブ回路で交
互アクセス制御を行なうことにより、２台以上のＣＰＵ
からの同時アクセスが発生したときには一方のＣＰＵが
アクセスした後には必ず他のＣＰＵのアクセスが許可さ
れることにより実現される。

〔実施例〕

以下，本発明の実施例を図を用いて説明する。

第１図は本発明による大型計算機の構或を示している。

本大型計算機システムは、２台の命令処理装置（ＩＰ）
（１１４−１と１１４−２）が同一のオペレーティング
システムの下で動作することにより全体で１台の計算機
として動作するシングルモード動作と、２台のＩＰ　（
１１４−１，１１４−２）が個別のオペレーティングシ
ステムの下で動作することにより２台の別々の計算機と
して動作するセパレートモード動作が可能である。

この中央処理装置（ＣＰＵ）（１０１−１，１０１−２
）は、一般にはサービスプロセッサと呼ばれ２台の命令
処理装置（ＩＰ）（１０３−１，１０３−２）と，２台
の入出力処理装置（ＩＯＰ）（１１４−１，１１４−２
）の起動や保守を行う。

すなわち、大型計算機の起動時にはＩＰ　（１０３−１
，１０３−２）やＩＯＰ　（１１４−１，１１４−２）
のリセットやマイクロプログラムのロードを行い、障害
時や保守時にはＩＰ　（１０３−１，１０３−２）やＩ
ＯＰ　（１１４−１，１１４−２）の内部情報を保存す
るため、一対の共用ディスク装置（１１０−１，１１０
−２）からのデー′夕の読み込みとデータの書き込みを
実行する。

このようなＩＰ　（１０３−１，１０３−２）とＩＯＰ
　（１１４−１，１１４−２）の起動と保守は、セパレ
ートモードで動作するシステムにおいては個別に随時実
行できなければならないので、中央処理装置（１０１−
１と１０１−２）は２台備えられている。さらにシング
ルモードで動作する場合には一方の中央処理装置（１０
１−１または１０１−２）により起動と保守を行わなけ
ればならないので一方の中央処理装置（１０１−１また
は１０１−２）から全ての情報を得る必要があり、ハー
ドウェアの構戒情報などディスク装置に記録する情報は
２台の中央処理装置（１０１−１と１０２−２）間で共
有されなければならない。

以上の理由により本実施例における中央処理装置（１０
１−１，１０１−２）は２台装備され、両者はディスク
装置（１１０−１，１１０−２）を共用する６ 第１図において中央処理装置（Ａ）（１０１一１）と中
央処理装置（Ｂ）（１０１−２）は完全に同一の構或に
なっており、同じ条件なら同じ動作を行う．従って、動
作については一方の中央処理装置を説明すれば十分であ
り、以下、中央処理装置（Ａ）（１０１−１）を中心に
説明する。

中央処理装ｉｉ！　（１０１−１）の内部はプログラム
を格納する主記憶装置（１１２）．そのプログラムを実
行するマイクロプロセッサ（１　１　１）、ＩＰ　（１
０３−１，１０３−２）、 工○Ｐ　（１１４−１，１１４−２）を接続するＩＰア
ダプタ（１０６），２台のディスク装置アダプタ（１０
５）、共有メモリアダプタ（１０４）により構威されて
おり、それらは互いに共通バス（１　１　３）により接
続されている。

中央処理装置（１０１−１）内のＩＰアダプタ（１　０
　６）からは、対応するＩＰ　（１０３−１，１０３−
２）とＩＯＰ　（１１４−１，１１４−２）が接続され
ている。各ＩＯＰ　（１１４−１　；１１４−２）には
周辺装置として磁気ディスク装置（１１５−１　；　１
１５−２）　、通信制御処理装置（１１６−１　；　１
１６−２）．ラインプリンタ（１１７−１　；　１１７
−２）．カードリーダ（１１８−１，１１８−２）が接
続される。

これらの周辺装置群はＩＰ　（１０３−１または１０３
−２）上で動作するプログラムにより使用される装置で
あり，中央処理装置（１０１−１，１０１−２）からは
使用しない。また、共用ディスク装置（１１０−１，１
１０−２）は各ＩＯＰ（１１４−１，１１４−２）に接
続される周辺装置群ではなく、それらの装置群とはまっ
たく独立に動作する。

前に示したように中央処理装置（Ａ）（１０１−１）と
中央処理装置（Ｂ）（１０１−２）は、中央処理装置（
Ａ）（１０１−１）を現用系、中央処理装置（Ｂ）（１
０１−２）を交代系として動作するホットスタンバイ構
或を組み、全体としては１台の動作をするシングルモー
ドと、各々独立に動作する構或を組み、全体としてはＡ
側システムとＢ側システムの２台の動作をするセパレー
トモードをとることができる。いずれの構或の場合も、
両方の中央処理装置（１０１−１，１０１−２）はＤＡ
ＳＤ装置の一種である一対の磁気ディスク装置（１１０
−１，１１０−２）を共有する。

また、中央処理装置（Ａ）（１０１−１）と中央処理装
置（Ｂ）（１０１−２）間は、相互監視線（１２６）が
接続され、お互いに他系中央処理装置の動作状況を監視
している。相互監視線（１２６）上には、ハードウェア
障害発生時のマシンチェック割込みの報告信号や、定期
的に発信する他系中央処運装置（工Ｏｆ−１又は１０１
−２）への生存確認問い合わせ信号と、それに対する他
系中央処理装置（１０１−１又は１０１−２）からの応
答信号が流れている。

次に、ＤＡＳＤ装置を２重化する必要性について説明す
る。

一般に、中央処理装置（１０１−１，１０１−２）は電
子回路部品の集合体であるため機械部品を含むディスク
装置（１１０−１，１１０−２）よりも信頼性が１桁高
く、１つの例では中央処理装置（１０１−１）のＭＴＢ
Ｆ（平均故障時間間隔）が数十万時間以上であるのに対
して、ディスク装置のＭＴＢＦは数万時間以上である。

従って高い信頼性を必要とする計算機システムではディ
スク装置を２重化して用いることが多く、本実施例にお
いてもいずれの中央処理装置（１０１−１又は１０１−
２）も、その中の２台のディスク装置アダプタ（１０５
）から２台のディスク制御装ｆｉ！　（１０９−１，１
０９−２）を介して２台のディスク装置（１１０−１，
１１０−２）をアクセスできる。この２台のディスク装
置（１１０−１，１１０−２）は同一内容のデータを保
持する２重化共用ディスク構或をとっている。次に共有
メモリ装置（１０２）を説明する。

すなわち一対の２重化共用ディスク（１１０−１，１１
０−２）上には各中央処理装置（１０１−１又は１０１
−２）を制御するプログラムを格納するｒ＃＃ｓＶＰＯ
ｓ　（１２０−１，１２０−２）Ｊ各１０Ｐ　（１１４
−１，１１４−２）に接続される周辺機器の構或を格納
するｒｓＣＤｓｏ　（１２１−１，１２１−２）Ｊ〜ｒ
ＳＣＤＳ３　（１２４−１，１２４−２）Ｊ、ＩＰ　（
１ｏ３−１，１０３−２）を制御するマイクロプログラ
ムを格納するｒＣＰＵＭＰ　（１２５−１，１２５−２
）Ｊなとのごとく、データセットが２重に記録されてい
る。以下、これらを２重化データセットと呼ぶ。

共有メモリ装１（１０２）は本発明の実施のために必要
となる後述するデータセット排他制御情報を記録する。

この装置は、各中央処理装置（１０１−１又は１０１−
２）内の共有メモリアダプタ（１０４）を介してＭＰＵ
　（１　１　１）との間のデータ転送を実施する。共有
メモリ装置（１０２）は２台の中央処理装置（１０１−
’１，１０１−２）に接続するアクセス制御回路（１　
０　７）とランダムアクセスメモリ（ＲＡＭ）１１４３
からなり、後者にはデータセット排他制御情報を記録す
る２重化データセット制御テーブル（１０８）を保持す
る。アクセス制御回路（１０７）はリザーブをかけた側
の中央処理装置（１０１−１又は１０１−２）に共有メ
モリ装置（１０２）を独占的にアクセスさせ、その（中
央処理装置（１０１−１又は１０１−２）が共有メモリ
装置（１０２）をリリースするまで他方の中央処理装置
（１０１−１，又は１０１−２）にアクセスさせない。

また、一方の中央処理装置（１０１−１，又は１０１−
２）がリザーブをかけたままでプログラムを実行できな
い停止状態になった場合、反対側の中央処理装置（１０
１−１，又は１０１−２）が強制的に相手側のリザーブ
を解除する。アクセス制御回路（１０７）の詳細は後に
第１１図を参照して説明する。

共有メモリ装置（１０２）内の２重化データセット制御
テーブル（１０８）は一対の２重化データセット、たと
えばｒ＃＃ｓＶＰＯｓ　（１２０−１，１２０−２」に
対して１エントリを持つ。

ここで、データセットとは、中央処理装置（１０１−１
，又は１０１−２）上で動作する１個のプログラムがデ
ィスク装置（１１０−１または１　１　０−２）を使用
するときに、他のプログラムとの使用領域の重複を避け
るために用いられる論理的な管理単位であり、一般的に
用いられる『ファイル』と同様な概念である。

第２図は，２重化データセット制御テーブル（１　０　
８）のｌエントリの構造を示す図である。

１エントリは３６バイトの長さからなり、始めの３２バ
イトに一対の２重化共用ディスク装置（１１０−１，１
１０−２）上の対応する一対の２重化データセットのデ
ータセット名（２０１）を記録し、次の２バイトで共用
ディスク装置＃０（１１０−１）データセットに関する
排他制御情報を記録する。但し、これらの２バイトの制
御情報フィールドの各々は、始めの３ビットだけが使用
され残りの１３ビット（２０５）は未使用領域となる。

共用ディスク装置＃Ｏ側のデータセット排他制御情報は
、共用ディスク装置＃Ｏ　（１１０−１）内の、データ
セット名（２０１）で示されるデータセットがリザーブ
された状態であるか否かを示す０側データセットリザー
ブフラグ（２０２−１）、リザーブフラグ（２０２−１
）がオンのときどちらの中央処理装置（１０１−１，又
は１０１−２）がそのデータセットに対してリザーブを
かけているのかを表示するＯ側データセットリザーブ中
央処理装置（ＣＰＵ）番号（２０３−１）．そのデータ
セットがアクセス禁止状態であることを表示するＯ側デ
ータセット閉塞フラグ（２０４−１）からなる。共用デ
ィスク装置＃１　（１１０−２）側のデータセットに対
する，排他制御情報（２０２−２，２０３−２，２０４
−２）も全く同様である。

このように、２重化データセット制御テーブル（１０８
）は１対の２重化データセットに対して共用ディスク装
置＃Ｏ　（１１０−１）側用にｉｌｌと＃１　（１１０
−２）側用に１組の計２組の排他制御情報を持っている
。

第３図は一方の中央処理装置（１０１−１，又は１０１
−２）が共用ディスク装置（１１０−１，１１０−２）
上の１つの２重化されたデータセットに書込を行なうデ
ータセットライト処理（３０１）のフロー図である．デ
ータセットライトを行なう場合には、まずＯ番側および
王番側の当該データセットをリザーブする（５０１）．
リザーブ手順の詳細は第５図に示すが、リザーブに失敗
した場合にはなんらかの異常発生を示すのでデータセッ
トライトを中断し（３１０）．　リザーブに戊功した場
合はＯ側データセットがアクセス可能であれば（３　０
　３）共用ディスク装置＃０のディレクトリ情報を読ん
で（３０４）　、そのデータセットの物理的位置を調べ
た後その物理的位置へのライト動作を行なう（３０５）
．１番側のディスク装置についてもＯ番側と同様なライ
ト動作を行なう（３０６，３０７，３０８）。ライト動
作が完了したらそれらのデータセットをリリースする（
６０１）。リリース手順の詳細は第６図に示すが、どち
らかのディスク装置において回復不可のライトエラーが
発生した場合はリリース時に閉塞状態を表示するために
、パラメタＥＤＶＯ，ＥＤＶＩを設定することによりリ
リース処理６０１に対してエラー発生の有無を通知する
。

ＥＤＶ’Ｏ，ＥＤＶＩは各々共用ディスク装置＃Ｏ　（
１１０−１）側または＃１　（１１０−２）側のアセク
ス時に回復不可能なエラーが発生したことを示すために
設けたフラグであり、エラーが発生したら′１′、そう
でなければ′Ｏ′を設定する。

第４図は一方の中央処理装置が共用ディスク装置上の１
つのデータセットから読み出しを行なうデータセットリ
ード処理（４０１）のフロー図である。データセットリ
ードを行なう場合には、まずＯ番側または１番側の当該
データセットをリザーブする（５０１）．リザーブ手順
の詳細は第５図に示すが、リザーブに失敗した場合はな
んらかの異常発生を示すのでデータセットリードを中断
し（４１０）、０側データセットのリザーブに成功した
場合は（４０３）Ｏ番側ディスク装置のディレクトリ情
報を読んで（４０４）データセットの物理的位置を調べ
た後該物理的位置からのリード動作を行なう（４０５）
。Ｏ番側でなく１番側のディスク装置のリザーブに或功
した場合（４０６）についてもＯ番側と同様なリード動
作を行なう（４０７，４０８）。リード動作が完了した
らその中央処理装置（自系ＣＰＵ）がリザーブしたデー
タセットをリリースする（６０１）。

リリース手順の詳細は第６図データセットリリース処理
（６０１）に示すが、どちらかのディスク装置において
リードエラー発生した場合はリリース時に閉塞状態を表
示するために、パラメタＥＤＶＯ，ＥＤＶＩを設定する
ことによりリリース処理６０１に対してエラー発生の有
無を伝達する。

第５図はデータセットのリザーブ処理の５０１のフロー
図である。あるデータセットをリザーブするためには２
重化データセット制御テーブル１０８　（第１図）をア
クセスする必要があるので、共有メモリ装置１０２をリ
ザーブしなければならない（１３０１）。共有メモリリ
ザーブ手順の詳細は第１３図共有メモリリザーブ処理（
１　３　０　１）に示す。共有メモリ装置（１０２）の
リザーブに失敗した場合（５０３）、リザーブ失敗回数
が予め設定した回数以内であれば（５０４）．数十ミリ
秒程度の時間待ち（５０．７）をした後、再度共有メモ
リ（１　０　２）のリザーブ処理１３０１を実行し，規
定回数を越えた場合は共有メモリ（１０２）アクセスに
関する異常が発生したと考えられるので、オペレータへ
の障害通知など共有メモリリザーブ失敗処理（５０５）
を行った後リザーブ失敗出口へ出る（５　０　６）。共
有メモリ装置（１０２）のリザーブに或功した場合（５
０３）、２重化データセット制御テーブル（１０８）の
全エントリの中からリザーブ要求されたデータセット名
と一散するデータセット名を有するエントリを探す（５
０８）。

リザーブ要求がデータセットライトモードの場合（５０
９）、この一致エントリのＯ番側リザーブフラグ２０２
−１　（第２図）、１番側リザーブフラグ２０２−２　
（第２図）がともに１　０　１なら、すなわち両ディス
ク装置（１１０−１，１１０−２）のリザーブ要求多様
のデータセットがともにリザーブされていない状態なら
（５１０）．両リザーブフラグ２０２−１，２０２−２
を１１１に設定し（５１６）．両リザーブＣＰＵ番号２
０３−１，２０３−２としてリザーブ要求元中央処理装
置（自系ＣＰＵ）を示す値をこのエントリに設定する（
５　１　７）。この値は、自系サービスプロセッサがＡ
系の場合は’Ｏ’　．Ｂ系の場合は′１′とする。この
設定が完了したあと共有メモリ（１０２）をリリースし
（１３２１）．通常出口で終了する（５１９）。もしリ
ザーブフラグ２０２−１又は２０２−２の内のどちらか
または両方が゛１′なら（５１０）．２つの共用ディス
ク装置＃Ｏ又は＃１のどちらかまたは両方に保持された
リザーブ対象のデータセットが他の中央処理装置（１０
１−１．又は１０１−２）にリザーブされているなら、
そのリザーブされたデータセットの解放を待つため一旦
共有メモリ装置（１０２）をリリースする（１３２１）
。データセットリザーブの失敗回数が予め定めた規定回
数より少なければ（５１２）．数十ミリ秒程度の時間待
ち（５１５）をした後再度データセットリザーブ処理（
１３０１）を実行する。データセットリザーブの失敗が
規定回数以上の場合（５１２）．データセットリザーブ
関連異常が発生しているとえられるためデータセットリ
ザーブ失敗処理（５　１　３）を行なった後リザーブ失
敗出口で終了する（５１４）。

データセットリザーブのリクエストがデータセットリー
ドモードの場合（５０９）．アクセス可能なデータセッ
トをどちらか一方のみリザーブすれば良いので、まず上
記一致エントリのＯ番側データセットに対する閉塞フラ
グ２０４−１　（第２図）が１か否かを検査する（５２
０）。このフラグがｔ　Ｏ　ｊであれば（閉塞されてい
なければ）、次にそのデータセットがリザーブされてい
るか否か（フラグ２０２−１か１か）を検査し（５２１
）リザーブされていなければその０番側のリザーブフラ
グ（２０２−１）を１１′に設定し（５　２　２）、リ
ザーブｃｐｕ番号（２０３−１）に自系中央処理装置に
対応する値を設定する（５　２　３）。０側データセッ
トが閉塞されているか（５２０）またはリザーブされて
いるとき（５２１）は、上側データセットについてＯ側
の場合と同様な処理を行なう（５２４，５２５，５２６
，５２７）１側データセットも閉塞（５２４）またはリ
ザーブ状態（５２５）なら、ライトの場合と同様，一旦
共有メモリ（１　０　２）をリリース（１３２１）Ｌた
後、再度リザーブ動作（５１２，５１５．１３０１）を
行なう。

第６図はデータセットリリース処理６０１のフロー図で
ある。データセットリリースの際も、リザーブの場合と
同様まず共有メモリ（１　０　２）をリザーブし、リリ
ース要求で指定されたデータセットに対応する２重化デ
ータセット制＃＝−ブル（１０８）の一致エントリを求
める処理を行なう（１３０１，５０３，５０４，５０５
，５０７，５０８）。

−１エントリのＯ番側データセットのリザーブＣＰＵ番
号（２０３−１）がリザーブ要求元中央処理装置（自系
中央処理装置）に対応する値であり（６０２）Ｏ番側リ
ザーブフラグ（２０２−１）の値が′１′なら（６　０
　３）このリザーブフラグ（２０２−１）をＪ　Ｏ　ｊ
にする。さらに、０番側データセットのリード／ライト
動作でエラーが発生したことを指示されている場合（す
なわち，ＥＤＶＯが１のとき）（６０５）．Ｏ番側の閉
塞フラグ（２０４−１）を′１′にする。次に、１番側
のデータセットについても同様の処理を行なう　　（６
０７，　　６０８，　　　６０９，　　　６１０，　　
　６１１）　　。

リリース処理の操作が終了したあと共有メモリをリリー
スし（１３２１）データセットリリース処理（６０１）
を終了する（６　１　３）。

次に，共有メモリ装置（１０２）の構造と動作を示す。

第１１図は中央処理装置（１０１−１，又は１０１−２
）と共有メモリ装置（１０２）の接続構或を示す構或図
である。中央処理装置（１０エー１）と中央処理装置（
１０１−２）は完全に同じ構戒なので中央処理装置（１
０１−１）を中心に説明する。

中央処理装置（１０１−４）内にはマイクロプロセッサ
（１１１）が設置され，そのマイクロプロセッサ（１１
１）は中央処理装置としてのプログラムを実行している
。従って，共用ディスク装置（１１０−１，１１０−２
）のアクセス制御はマイクロプロセッサ（１　１　１）
が実行するプログラムにより実現され、共有メモリ装置
（１０２）内のランダムアクセスメモリＲＡＭ　（１　
１　４　３）に置かれた２重化データセット制御テーブ
ル（１０８）がアクセスされる。

中央処理装置（１０１−１）が共有メモリ装置（１　０
　２）上の排他制御情報の読みだしおよび書き込みを実
行することは、マイクロプロセッサ（１　１　１）が共
有メモリ装置（１０２）内のＲＡＭ　（１１４３）にデ
ータを書き込んだりすることを意味している。

この共有メモリ装置（１０２）内の回路のうち，アドレ
スバス（１１４０）、データバス（１１４１）、制御バ
ス（１　１　４　２）およびＲＡＭ　（１１４３）以外
の部分は、２台の中央処理装置（１０１−１，１０１−
２）の共有メモリアクセスを排他制御するアクセス制御
回路（１　０　７）の構成を示している。アクセス制御
回路（１０７）は主に制御回路（１１４６）とリザーブ
回路（１１４５）と強制回放回路（１１４４）から構威
される。

つぎに、マイクロプロセッサ（１１１）が共有メモリ装
置（１０２）をアクセスする方法を示す。

マイクロプロセッサ（１　１　１）から共有メモリ装置
（１　０　２）へのアクセス要求は例えば、問ＶＥ．Ｂ
　＆１１７Ｆ００８０００，Ｄ３（’７ＦＯＯ８０００
’番地から１バイト分のデータをマイクロプロセッサ（
１　１　１）内に設けられたデータレジスタ３番の下位
１バイトに格納する。） ＭＯＶＥ．Ｂ　０４，＆Ｈ７ＦＯＯＯＯＯＯ　（７イク
口プロセッサ（１１１）内に設けられたデータレジスタ
４番の下位１バイト分の内容を ’　７ＦＯＯＯＯＯＯ’番地に格納する。）などの命令
により発生し、マイクロプロセッサ（１１１）に接続し
た共通バス（１１２）を介して共有メモリアダプタ（１
０４）に達する。

共有メモリアダプタ（１０４）は、アドレスバス（１１
０１）に流れているデータをアドレスデコーダ（１１０
４）で受け、共有メモリ装置（１　０　２）に割り当て
られているアドレス範囲内の値なら、アドレスが一致し
たことを示す信号線（１１０５）をＯＮにする。本実施
例においては共有メモリ装置（１　０　２）に割り当て
られているアドレスは’７ＦＯＯＯＯＯＯ’番地から’
７ＦＯＯＦＦＦＦ’番地までなので、アドレスデコーダ
（１１０４）はアドレスパス（１１０１）の上位１６ビ
ット（Ａ３１−Ａ１６）が、’７ＦＯＯ’　となるとき
一致信号を発するように設定する。信号線（１１０５）
がＯＮになると双方向ドライバ（１　１　０　６）がイ
ネーブル状態になり、中央処理装置（１０１−１）内の
共通バス（１　１　２）の信号が中央処理装置（１０１
−１）と共有メモリ装置（１　０　２）間を接続する信
号線（１１０７−１，１１０７−１．１１０９−１）に
流れ、共有メモリ装置（１　０　２）内のＡ系用アドレ
スバス（１１１８−１）、データバス（１１１９−１）
．制御バス（１１２０−１）に達する。

アドレスが一致しないときは双方向ドライバ（１１０６
）がイネーブル状態でないのでドライバ内部で切断状態
に保たれるため中央処理装置（１０１−１）内の共通バ
ス（１１２）の信号は共有メモリ装置（１　０　２）に
流れない。

以上のように中央処理装ｆｉｌ（ｌｏｌ−Ｂは一般的な
ＭＯＶＥ命令などにより共有メモリ装置（１０２）のア
クセスができる。

共有メモリ装置（１　０　２）アクセス時のアドレスは
、 ’　７Ｆ００００００’番地　アクセス制御レジスタ（
１２０１）となっており、アクセス制御レジスタ（１２
０１）の意味については第１２図に示す通りである。

第１１図のアクセス制御回路（１　０　７）の動作を説
明する前に，第１２図を用いてアクセス制御レジスタ（
１２０１）の使用方法を説明する。

アクセス制御レジスタ（１２０１）は、共有メモリ装置
をマイクロプロセッサ（１１１）がアクセスする際に必
要な制御を実行するため，レジスタや論理ゲートをマイ
クロプロセッサ（１１１）のメモリ空間内の適当な位置
（ここでは’７ＦＯＯＯＯＯＯ’番地）に割当て、マイ
クロプロセッサ（１１１）上で動作するプログラムから
は「レジスタ』であるかのように扱えるようにしたもの
である。

このアクセス制御レジスタ（１２０１）において、最下
位ビットＤｏ　（１２０４）が共有メモリ装置（１　０
　２）をアクセスしたいことを示すリザーブ要求（ＲＥ
ＳＶＲＥＱ）ビット、つぎのビットＤｉ　（１２０３）
が共有メモリ装置（１　０　２）のリザーブ許可（ＲＥ
ＳＶＡＣＫ）ビット、２の７乗のビットＤ７　（１２０
２）が他系中央処理装置（１０１−２）のリザーブ中状
態を強制的に解除する強制リリース（ＦＯＲＣＥＲＥＬ
）ビットである。ＲＥＳＶＲＥＱビットを′１′にする
とアクセス制御回路（１　０　７）はリザーブが完了し
たか否かをＲＥＳＶＡＣＫビットを用いて報告する。Ｒ
ＥＳＶＡＣＫビットが′Ｏ′ならリザーブ未完了を示し
、ＲＥＳＶＡＣＫビットが１１′ならリザーブ完了を示
す．ＲＥＳＶＲＥＱビットは′１′の値の書き込みによ
ってセットされる。

ＲＥＳＶＡＣＫビットはリザーブ完了によりセットされ
、ＲＥＳＶＲＥＱのリセットによりリセットされる。ま
た、ＦＯＲＣＥＲＥＬビットに′１′を書き込むと他系
中央処理装置（１　０　１−２）のリザーブを強制的に
解除する。

ＦＯＲＣＥＲＥＬビッＦ−′｛ま（１１　を書き込んだ
瞬間だけｔｌ．ｐの値をとり、それ以外では常に′０′
にリセットされている。

再度第１ｌ図に戻り、アクセス制御回路（１０７）の動
作を説明する。

第１ｌ図におけるアクセス制御回路（１０７）は上記ア
クセス制御レジスタ（１２０１）の動作仕様を満足する
ように構或されている。この回路は中央処理装置（Ａ）
（１０１−１）用の回路と、中央処理装置（Ｂ）（１０
１−２）用の回路からなっておりほとんど同じであるの
で、中央処理装置（Ａ）（１０１−１）用の回路につい
て重点的に説明し、双方で異なる部分についてのみ中央
処理装置（Ｂ）（１０１−２）用の回路について言及す
る。

まず、アクセス制御回路（１　０　７）のうち、共有メ
モリ装置（１　０　２）のリザーブ状態を制御するリザ
ーブ回路（１１４５）を説明する。リザーブ要求レジス
タ（１１２．２−１）は中央処理装置（１０１−１）か
らきた共有メモリ装置（１０２）のリザーブ要求を記憶
する。このレジスタ（１１２２−１）への書き込みはア
ドレスデコーダ（１　１　１　２−１）によりアドレス
バス（１１１１−１）の下位１６ビットが’ｏｏｏｏ″
のとき実行される。書き込まれる値は制御バス（１１２
３−１）に指示される書き込みタイミングの瞬間のデー
タバス（１１２１−１）の最下位ビットＤｏの値である
。

リザーブ要求レジスタ（１１２２−１）の値は出力線（
１１２４−１）を介して２段のフリップフロップ（１１
２５−１．１１２９−１）を経由して双方向ドライバ（
１１３５−１）のイネーブル端子に入力される。すなわ
ち、中央処理装置（Ａ）（１０１−１）用のドライバ（
１１３５−１）と中央処理装置（Ｂ）（１０１−２）用
のドライバ（１１３５−２）がどちらか一方だけイネー
ブルになるように動作することがアクセス制御回路（１
０７）の第１の目的である。つまり，共有メモリ装置（
１０２）のリザーブに成功するということは，信号線（
１１３７−１と１１３６−１）または信号線（１　１　
３　７−２とｌ１３６−２）に′１′の信号が出力され
ることを意味する。

これを実現するため、２段のフリップフロップ（１１２
５−１．１１３９−１）の間にアンドゲート（１１２８
−１）が挿入されており、例えば中央処理装Ｒ（Ａ）（
１０１−１）からのリザーブ要求が発生した時点で、中
央処理装置（Ｂ）（１０１−２）からのリザーブ要求が
既に受け付けられている場合には信号線（１　１　３　
１）の値が′１１になっているためにフリップフロップ
（１１２９−１）のＤ入力が１０′となりサービスプロ
セッサ（Ａ）（１０１−１）側のリザーブ要求は受け付
けられない。また、サービスプロセッサ（Ｂ）（１０１
−２）からのリザーブ要求が来ていなかった場合、信号
線（１　１　３　１）の値は１　０　１　となるので，
フリップフロップ（１１２９−１）のＤ入力の値は１１
７　となりＱ出力の値もＩｌ＋になるのでリザーブが或
功する。

フリップフロップ（１１２５−１．１１２９−１）はク
ロック端子に入力されるタイミングパルスの立ち上がり
でＤ端子から入力し、つぎの立ち下がりでその入力値を
Ｑ端子に出力するタイプの回路である。入力または出力
のタイミングを作るクロック（１　１　３　３）は１０
ＭＨｚ程度以上で発振すればフリップフロップの入力タ
イミングを０．１マイクロ秒以下の単位にできるので、
リザーブ要求レジスタ（１１２２−１）の値をこのピッ
チで入力できる。一方、中央処理装置（１０１−１，１
０１−２）の命令実行周期は０．３マイクロ秒程度以上
なので，もっとも高速にリザーブ要求レジスタタ（１１
２２−１）の内容を書き換えたとしてもリザーブ要求レ
ジスタ（１　１　２　２−１）値の変化を見逃すことは
なく十分高速に要求を受け付けることができる。

ＲＥＳＶＲＥＱビット（１２０４）（７）ＩＪザーブ制
御は以上のように実行できるが、 ＲＥＳＶＡＣＫビット（１２０３）を出力すルニは中央
処理装置（Ａ）（１０１−１）からきた’７ＦＯＯＯＯ
ＯＯ’番地の読みだし要求に対してその下位２ビット目
のデータバス（１　１　３４−１）Ｄｉにフリップフロ
ップ（１１２９−１）の出力をつなぐ。

すなわち、共有メモリ装置（１　０　２）のリザーブ戊
功を意味するフリップフロップ（１’ｌ２９一１）の出
力線（１１３６−１）は、ドライバ（１１３８−１）を
介してデータパス（１　１　１　９−１）の下位２ビッ
ト目であるＤｉ　（１１３４−１）に接続されており、
このドライバ（１１３８−１）はマイクロプロセッサ（
１１１）が’７ＦＯＯＯＯＯＯ’番地を読み出す際にイ
ネーブル状態になる。

したがって’７ＦＯＯＯＯＯＯ’番地を読み出せばその
下位２ビット目に共有メモリ装置（１０２）リザーブの
完了または未完了が表示される。

次に両中央処理装置（１０１−１，１０１−２）のアド
レスバス（１１１８−１または１１工８−２）とデータ
バス（１１１９−１または１１１９−２）と制御信号バ
ス（１１２０−１または１１２０−２）により構或する
バスのうち、どちらの中央処理装置（１　０　１．また
は１０１ー２）のバスをＲＡＭ（１１４３）に接続する
かを選択する制御回路（１１４６）について説明する。

リザーブ回路（１１４５）では中央処理装置（１０１−
１と１０１−２）からの共有メモリ装置（１０２）のア
クセス要求のうち一方だけが許可される。すなわち許可
される側の信号線（１１３７−１または１１３７−２）
だけが′１′となるので制御回路の（１１４６）内の双
方向ドライバ（１１３５−１または１１３５−２）のど
ちらかがイネーブル状態になり、その双方向ドライバ（
１１３５−１または１１３５−２）に接続されている側
の中央処理装置（ｌ　Ｏ　ｌ　−　１または１０１−２
）からＲＡＭ（１１４３）のアクセスが可能となる。

次に、他系中央処理装置（１０１−１または１０１−２
）からの共有メモリ装置（１０２）リザーブを強制的に
解除する強制解放回路（１１４４）について説明する。

中央処理装置（Ａ）（１０１−１）から来た’７ＦＯＯ
ＯＯＯ○″番地の書き込み要求はアクセス制御レジスタ
（１２０１）の ＦＯＲＣＥＲＥＬビット（１’２０２）へのライトとし
て受け付けアンドゲート（１１１６−１）で検出し、そ
の時点のデータバスの下位８ビット目のＤ７　（１１１
７−１）が′１′の場合のみ相手側サービスプロセッサ
（Ｂ）（１０１−２）のリザーブ要求レジスタ（１１２
２−２）のリセット端子をＯＮにし、そのレジスタの値
を１　０　ｊ　にする。これにより、他系のリザーブ状
態を強制的に解除できる。

また、両方の中央処理装置（１０１−１，１０１−２）
からほぼ同時にリザーブ要求が到着し、一方の要求が受
け付けられたとき、反対側の要求がつぎに必ず受け付け
られる原理はつぎの通りである。

例えば、中央処理装置（Ｂ）（１０１−２）の要求が先
に受け付けられ、中央処理装１　（Ａ）（１０１−１）
の要求が待ち状態になっているとすると，リザーブ要求
レジスタ（１１２２−１）の値は１１１であるから，フ
リップフロップ（１１２５−１）の値は（１１である。

しかし、他系のフリップフロップ（１１２９−２）の出
力が′１′になっているためＪ自系のフリップフロップ
（１１２９−↓）の出力は′１′になれない。

この状況下で中央処理装置（Ｂ）（１０１−１）側のリ
ザーブ要求が解放されると、少なくとも１クロックサイ
クルの間はフリップフロップ（１１２９−２）の出力が
ｔ　Ｏ　＋　になるのでアンドゲート（１１２８−１）
の出力が１１′となり、信号線（１１３０）を介してア
ンドゲート（１１２８−２）でサービスプロセッサ（Ｂ
）（１０１−２）のリザーブ要求を遮断する。これらの
動作により、フリツププロップ（１１２９−１）は゛１
″となり、中央処理装置（Ａ）（１０１−１）側のリザ
ーブ処理が完了する。

共有メモリ装置（１０２）のアクセス制御回路（１０７
）は以上のように動作する。

第１３図は共有メモリ装置（１０２）をリザーブする処
理（１　３　０　１）フロー図である（１３０１）。

共有メモリ装置（１ｏ２）は、他系の中央処理装置（１
０１−１または１０１−２）が既にリザーブ済みかも知
れないので最大１０回リザーブリトライを繰り返す。こ
のリトライのカウンタをセットする（１３０２）。’７
ＦＯＯＯＯＯＯ’番地に１バイトの′０１′を書き込む
ことにより、ＲＥＳＶＲＥＱビット（１２０４）を′１
′にする（１３０３）。’７ＦＯＯＯＯＯＯ’番地を１
バイト読みだし，その値が′０２′ならＲＥＳＶＡＣＫ
ビット（１２０３）が′１′であることを示しているの
でリザーブ或功として終了する（１３０７）。もしＲＥ
ＳＶＡＣＫビット（１２０４）が′０′ならリトライの
ループを回る（１３０４）。つぎにループカウントをｌ
引いて（１３０６）−０でなければループを回る（１３
０６）。ループカウントがＯならリザーブ失敗を示すた
めリタンコードを４にして終了する（１３０９）． 第１４図に示すように、共有メモリ装置（１０２）のリ
リース処理（１３２１）は，’７ＦＯＯＯＯＯＯ’番地
に１バイトの’ｏ　ｏ’を書き込むことによりＲＥＳＶ
ＲＥＱビット（１２０４）をＩ　Ｏ　＋にして（１３２
１）終了する（１３２３）。

第１５図に示すように他系中央処理装置（１０１−１，
１０１−２）による共有メモリ装置（１０２）の強制リ
リース処理（１３３１）は，’７ＦＯＯＯＯＯＯ’番地
に■バイト′８０′を書き込むことによりＦＯＲＣＥＲ
ＥＬビット（１　２　０　２）を゛１′にして（１　３
　３　２）終了する（１　３　３　３）。

第１６図は強制リリース処理（１３３１）が必要となる
動作の説明をするフロー図である。他系中央処理装置（
１０１−１，１０１−２）が共有メモリ装置をリザーブ
したまま障害などによりプログラムの実行が停止してし
まった場合、共有メモリ装ｆｆｉ（１０２）をリザーブ
したままリリースできなくなる危険性がある。共有メモ
リ装置（１０２）上にはデータセット単位の閉塞情報を
含む２重化データセット制御テーブル（１０８）が存在
するため、アクセスできない場合閉塞情報の不足により
正確な２重化ディスク装置へのアクセスが不可能となる
。したがってこのような場合には、他系中央処理装置（
たとえば１０１−１又は１０１−２）のリザーブ状態を
強制リリースする必要がある。

他系中央処理装置（たとえば１０１−１又は１０１−２
）が停止した場合、自中央処理装置（１０１−２又は１
０１−１）は相互監視線（１２６）により他系中央処理
装置の障害を検出し、中央処理装置の交代処理（１４０
１）を開始する。

中央処理装置（１０１−１，１０１−２）の交代処理は
、障害側中央処理装置のＣＰＵアダプタ（１０６）とｒ
ｐ　（１０３−１．１０３−２）■○Ｐ（１↓４−１，
１１４−２）間のインタフェースを強制的に切断する処
理から始まる（１４０２）。次に自系中央処理装置（１
０１−１，１０１−２）のＩＰアダプタ（１０６）とＣ
ＰＵ　（１０３−１，１０３−２）　　・■○Ｐ（１１
４−１，１１４−２）間のインタフェースを接続する（
１４０３）。これらの処理によりＩＰ　（１０３−１，
１０３−２）　　・ＩＯＰ（１１４−１，１１４−２）
の処理を他系中央処理装置から自系中央処理装置に引き
継ぐ。次に、他系中央処理装置がリザーブ中の一対の２
重化共用ディスク装置（１１０−１，１１０−２）上の
データセットの強制リリース処理（１４０４）を実行す
る。その後、他系中央処理装置の動作を継続実行する（
１４０５）。

障害発生により停止した他系中央処理装置がリザーブ中
のまま放置状態になっている２重化共用ディスク装置（
１１０−１，１１０−２）上のデータセットの強制リリ
ース処理（１４０４）は、第１７図に示すように、次の
ように実行される。

まず共有メモリ装置（１０２）を強制リリースし（１３
３１）．自系中央処理装置（１０１−２又は１　０　１
．　−　１　）により共有メモリのリザーブ処理を第５
図における処理と同様な手順で実行する（１３０１，１
４１３，１４１４，５０５，１＝１１６）．，ｍ（７）
後，一対の２重化共用ＤＡＳＤ上に存在する全ての２重
化データセットに対して、他系中央処理装置（１０１−
１，１０１−２）が残した２重化データセット制御テー
ブル（１０８）上のデータセットリザーブフラグ（２０
２−１，２０２−２）を次のような手順でリセットする
。

まず２重化データセット制御テーブル（工０８）を１エ
ントリ毎にカウントするカウンタＩを初期値１にする（
１４１７）。カウンタの値が工〉４００となったら全て
のデータセットに対応するエントリを調べ終ったことを
意味するので共有メモリ装置（１０２）をリリースして
処理を終る（ｌ３２↓，１４２５）。そうでなければ第
■番目のエントリについて調べる（１４１８）。第エエ
ントリの＃０側リザーブＳｖＰ番号（２０３一■）で示
す値がＳＩＤＥパラメタで受け取った値と同一なら（１
４１９）．＄０側リザーブフラグ（２０２−１）をｌ　
Ｏ　Ｉにする（１４２０）。

また、第エエントリの＃１側リザーブＣＰＵ番号（２０
３−２）で示す値がＳＩＤＥパラメタで受け取った値と
同一なら（１４２１）　、＃１側リザーブフラグ（２０
２−２）を′０′にする（１４２２）。

さらに次のデータセットに対しても同様なチェックを実
施するため、エントリカウンタエを１増加し（１　４　
２　３）ステップ１４ｌ８にもどる．以上の様な動作に
よりデータセット単位の排他制御やデータセット単位の
閉塞が可能となるので、第８図に示すように一対の２重
化ディスク装置（１１０−１，１１０−２）の両方に部
分的な固定障害（７０７）が発生している場合でもアク
セス不可能となるデータセットは７０４−１，７０２−
２，７０６−２のみであり、両系のデータセットが完全
に使用不可能になる危険性を小さくできる。第７図はデ
ータセット単位に排他制御と閉塞制御を実施する従来方
式を表した図であり、両側のディスク装置上にｌカ所ず
つ障害が発生すると一対の２重化ディスク上のデータセ
ット全てがアクセス不可能となることを示している。

第９図は８台の独立した中央処理装置で構成される複合
計算機システムに本発明を適用した実施例の図である。

本実施例では８台の中央処理装置（９０１−１から９０
１−８）がｎ個の対の２重化データセットであるデータ
セット１　（９０６−１と９０６−２）、データセット
２（９１１−１と９１１−２）、・・・、データセット
ｎ（９１２　　１と９１２−２）を持つ一対の２重化デ
ィスク装置（９０４−１と９０４−２）を共用する構戒
をとっている。各ディスク装置（９０４−１，９０４−
２，９０５−１，９０５−２）は各中央処理装置上の入
出力チャネルから２台ディスク制御装置（９０３−１と
９０３−２）を経由して接続されており、２重化共用対
象ディスク装置（９０４一１と９０４−２）以外のディ
スク装置（９０５−１，９０５−２）には特に構或上に
制限はない。

さらに、一対の２重化共用ディスク装置上の一対の２重
化共用データセットのアクセス制御に本発明を適用する
ため共有メモリ装置（９　０　２）を接続する，共有メ
モリ装置としては各中央処理装置（９０１−１から９０
１−８）から入出力チャネル経由で接続される入出力開
始命令によりアクセスする半導体記憶装置や、共有メモ
リアクセス命令により直接アクセスする共有メモリ装置
を用いることができ、その共有メモリ装！（９０２）上
には２重化データセット制御テーブル（９１４）を格納
する。

第１０図は本実施例における２重化データセット制御テ
ーブルの１データセット分のエントリを示す図である。

一般に，複数の計算機システムによるデータセットの参
照には、排他的参照と共用参照とがあるため１エントリ
分の２重化データセット制御テーブル（１　０　０　１
）内の各リザーブフラグ（１００３−１．１００３−２
）内には排他的リザーブフラグ（１　０　０　６）およ
び共用リザーブフラグ（１００７）を用意する。データ
セットライトなどデータセットに記録されている内容の
更新を伴なうため排他的使用が必要な場合べ両系データ
セットの排他的リザーブフラグ（１００＝６−１．１０
０６−２）を１１′とすることにより当該データセット
へのアクセス権を得る。データセットリードなどデータ
セットに記録されている内容の更新を伴なわない共用使
用の場合、一方の系の共用リザーブフラグを′１′とす
ることにより当該データセットへのアクセス権を得るが
、複数の中央処理装置（９０１−１または９０１−２・
・・または９０１−８）が同じデータセットを共用リザ
ーブすることは妨げない。

本実施例のデータセットリザーブ処理は第１の実施例に
比較して次の点が異なる。すなわち、第１の実施例にお
けるデータセットリザーブ処理（５０１）では、データ
セットリード時には１対の２重化データセットのうち一
方のみをリザーブしていた。これに対し、本実施例では
、一方のデータセットが、排他的リザーブされていない
限り、（つまり、データセット制御テーブル（９１４）
の対応する１エントリの１対のリザーブフラグ（１００
３−１と１００３−２）の一方で排他的リザーブフラグ
（１００６）が１１′になっていない限り）両方のデー
タセットの共用リザーブフラグ（一対のリザーブフラグ
（１００３−１と１００３−２）両方の共用リザーブフ
ラグ（１００７）を′１′にする。

１対のリザーブフラグ（１００３−１と１００３−’２
）のうち一方または両方で排他的リザーブフラグ（１０
０６）が１１′になっている場合、データセットリード
あるいはデータセットテイトの′ためのリザーブ処理が
失敗する。

また、データセットライト時には一対の２重化データセ
ットの両方のリザーブフラグ（１００３一ｌと１００３
−２）の排他的リザーブフラグ（１００６）と共用リザ
ーブフラグ（１００７）が、全て゛Ｏ′のときに限り、
データセットの排他的リザーブ、すなわち一対のリザー
ブフラグ（１００３−１と１００３−２）の両方の排他
的リザーブフラグ（１００６）を′１′にすることを実
行する。これ以外の場合は排他的が失敗となる。

また、データセット閉塞フラグ（１００４−１と１００
４−２）は，前述の第１の実施例と同様、アクセス禁止
状態になったデータセットを識別するために用意するフ
ラグである。

また、データセットリザーブＣＰＵ番号（１００５−１
と１００５−２）はデータセットのアクセス権を得てい
る中央処理装置番号を表示するために設けるフィールド
で、８ビットからなり、各ビットが１台の中央処理装置
を表す。最上位ビットがＣＰＵ番号Ｏ、最下位ビットが
ＣＰＵ番号７に対応し、リザーブフラグ（１００３−１
または１００３−２）の中の排他的リザーブフラグ（１
００６）または共用リザーブフラグ（１００７）のどち
らかのビットが′１′であるとともにリザーブＣＰＵ番
号（１００５−１または１００５−２）フィールドのい
ずれかのビットが１１′であるとき、対応するＣＰＵが
当該データセットリザーブの要求元であることを示す。

ＣＰＵ番号（１００５−１または１００５−２）フィー
ルドの設定は、前記データセットリザーブフラグ（１０
０３−１または１００３−２）を′１′にした時、その
リザーブ要求を実行中の中央処理装置（９０１−１から
９０１−８）に対応するビットを１１′にする。

また、リザーブを解放するときには解放要求を実行中の
中央処理装置（９０１−１から９０１−８）に対応する
ビットを′０′にする。

本実施例によれば、中央処理装置間でデータセット排他
制御を行なう場合、３台以上の中央処理装置が１個のデ
ータセットを同時に読み出す場合であっても共用するこ
とができ、データセット待ちが発生することによるシス
テム性能の低下を防止することができる。

〔発明の効果〕

本発明によれば，一対の２重化共用ディスク装置におけ
る部分的な固定アクセス障害に対する可用性を大幅に向
上することができる。

【図面の簡単な説明】

第１図は本発明による計算機システムのブロック図、第
２図は第１図の共有メモリ（１０２）内の２重化データ
セット制御テーブル（１０８）の１つのエントリの構或
を示す図，第３図はデータセットライト処理のフロー図
、第４図はデータセットリード処理のフロー図、第５図
はデータセットリザーブ処理のフロー図、第６図はデー
タセットリリース処理のフロー図、第７図は従来制御方
式におけるアクセス障害時のデータセット閉塞状態を示
す図、第８図は本発明によるアクセス障害時のデータセ
ット閉塞状態を示す図、第９図は８台の中央処理装置が
２重化共用データセットを制御する場合のシステム構或
図、第１０図は第９図のシステムに用いる排他的および
共用リザーブを制御する２重化制御テーブルのエントリ
を示す図である． 第１１図は第１図の装置に用いる共用メモリ装置（１０
２）の詳細回路図，第１２図は第１ｌ図の装置に用いる
アクセス制御レジスタ（１２０１）内のデータを示す図
，第１３図は共有メモリリザーブ処理のフローチャート
、第１４図は共有メモリリリース処理のフローチャート
、第１５図は他系リザーブ状態強制リリースのフローチ
ャート、第１６図はＳｖＰ交代処理のフローチャート、
第１７図は共用ディスク装置の強制リリース処理のフロ
ーチャートである。 符号の説明 １０１−１・・・中央処理装置（Ａ）．１０１−２・・
・中央処理装置（Ｂ）、１０２・・・共有メモリ装置，
１１０−１・・・共用ディスク装置＃Ｏ、１　１　０−
１・・・共用ディスク＃１．１０８・・・２重化データ
セット制御テーブル、１１１・・・マイクロプロセッサ
、１１３・・・共通バス、３０１・・・データセットラ
イト処理、４０１・・・データセットリード処理、５０
１・・データセットリザーブ処理、６０↓・・・データ
セットリリース処理、９０１・・・中央処理装置、９０
２・共有メモリ装置、９１４・・２重化データセット制
御テーブル、９０４・・共有ディスク装置、９０６・・
２重化データセット、１工４４・・強制解放回路．１１
４５・・・リザーブ回路、↓１４６・・・制御回路、１
２０１・・・アクセス制御レジスタ、１３０１・・共有
メモリリザーブ処理、１３２ｌ・・・共有メモリリリー
ス処理、１３３↓・・・強制リリース処理、１４０↓・
・・ＣＰＵ交代処理、１４０４・・・共用ディスク装置
の強制リリース処理。 多 ／ １］ 匈ヲ ミ 竿．．３）２１ 壷らｌ　デ゛−フゼノト クイト 品＋）Ａ グａ／　　デ”１７仁ット リード゜ ■ 名 １０ｌｆｉ 名 １２ 図 −１９３−

Claims (1)

1. 【特許請求の範囲】 １、複数の処理装置と、それぞれごとに使用権を確保し
   た後でアクセスされる複数のデータグループを保持する
   第１の直接アクセス記憶装置（ＤＡＳＤ）と、該複数の
   データグループの各々と対を成す、同一内容の複数のデ
   ータグループを保持する第２のＤＡＳＤからなる、該複
   数の処理装置によりアクセスされる、２重化されたＤＡ
   ＳＤとからなる計算機システムにおいて、（ａ）該二重
   化されたＤＡＳＤのそれぞれに保持された複数のデータ
   グループの内、そこに回復不可能な障害がすでに発生し
   たデータグループを識別する情報を記憶し、 （ｂ）該二重化されたＤＡＳＤのいずれか一方に保持さ
   れた一つのデータグループを該複数の処理装置の一つが
   アクセスするとき、該一つのデータグループが回復不可
   能な障害がすでに発生したデータグループか否かを該記
   憶された情報から判別し、 （ｃ）該一つのデータグループが回復不可能な障害がま
   だ発生していないデータグループのとき、該一方のＤＡ
   ＳＤ内の該一つのデータグループを該一つの処理装置に
   よりアクセスし、（ｄ）該一つのデータグループが回復
   不可能な障害が既に発生しているデータグループである
   とき、該一つのデータグループへのアクセスを中止する
   、 ステップからなるＤＡＳＤアクセス制御方法。 ２、（ｅ）該一つの処理装置により要求されたアクセス
   が、読み出しのための場合、該一つのデータグループが
   回復不可能な障害が既に発生しているデータグループで
   あるとき、該二重化されたＤＡＳＤの他方のＤＡＳＤに
   保持された、該一つのデータグループと対を成す他のデ
   ータグループが回復不可能な障害がすでに発生したデー
   タグループか否かを該記憶された情報から判別し、 （ｆ）該他のデータグループに回復不可能な障害がまだ
   発生していないとき、該他のデータグループを該一つの
   処理装置により読み出しのためにアクセスする、 ステップをさらに有する第１項のＤＡＳＤアクセス制御
   方法。 ３、該ステップ（ｆ）は、該一つの処理装置により出力
   される、該他のデータグループを読み出すためのアクセ
   ス要求に応答して行なわれる第２項のＤＡＳＤアクセス
   制御方法。 ４、該ステップ（ｃ）の実行中に、該一つのデータグル
   ープに回復不可能な障害が発生したとき、該一つのデー
   タグループへのアクセスを中断し、該ステップ（ｃ）及
   び（ｄ）を実行するステップを更に有する第２項のＤＡ
   ＳＤアクセス制御方法。 ５、（ｅ）該一つの処理装置により要求されたアクセス
   が、書き込みのための場合、該一つのデータグループが
   回復不可能な障害が既に発生しているデータグループで
   あるか否かに無関係に、該二重化されたＤＡＳＤの他方
   のＤＡＳＤに保持された、該一つのデータグループと対
   を成す他のデータグループが回復不可能な障害がすでに
   発生したデータグループか否かを該記憶された情報から
   判別し、 （ｆ）該他のデータグループが回復不可能な障害がまだ
   発生していないデータグループであるとき該他のデータ
   グループを該一つの処理装置により書き込みのためにア
   クセスし、 （ｇ）該他のデータグループが回復不可能な障害が既に
   発生したデータグループであるとき、該他のデータグル
   ープへの該一つの処理装置による書き込みのためのアク
   セスを中止する、ステップをさらに有する第１項のＤＡ
   ＳＤアクセス制御方法。 ６、該ステップ（ｆ）は、該一つの処理装置により出力
   される、該他のデータグループへの書き込みのためのア
   クセス要求に応答して行なわれる第５項のＤＡＳＤアク
   セス制御方法。 ７、該ステップ（ｂ）は、 （ｂ１）それぞれＤＡＳＤに保持された複数のデータグ
   ループのそれぞれに対応して記憶され、対応するデータ
   グループに回復不可能な障害がすでに発生したか否かを
   示す複数の閉塞フラグの内、該アクセスすべき一つのデ
   ータグループに対応する一つの閉塞フラグを読み出し、
   （ｂ２）該読みだされた一つの閉塞フラグが障害表示状
   態にあるか否かにより該一つのデータグループが回復不
   可能な障害がすでに発生したデータグループか否かの判
   別をおこなう、ステップからなる、 第１項のＤＡＳＤアクセス制御方法。 ８、該一つの閉塞フラグは、該二重化されたＤＡＳＤの
   それぞれに保持された複数のデータグループのそれぞれ
   に対応する閉塞フラグを記憶する、該複数の処理装置に
   共通に設けられたランダムアクセスメモリから読み出さ
   れる 第７項のＤＡＳＤアクセス制御方法。 ９、該一つの閉塞フラグの読み出しおよび該一つの閉塞
   フラグが障害表示状態にあるか否かの判別は、該一つの
   処理装置により行なう第８項のＤＡＳＤアクセス制御方
   法。 １０、該一つのデータグループをアクセス中に該データ
   グループに回復不可能な障害が発生したとき、該一つの
   データグループに対する該一つの閉塞フラグを障害表示
   状態に書き換えるステップを更に有する第６項のＤＡＳ
   Ｄアクセス制御方法。 １１、該一つのデータグループに対する該一つの閉塞フ
   ラグの、障害表示状態への書き換えは、該一つの処理装
   置により行なう第１０項のＤＡＳＤアクセス制御方法。 １２、複数の処理装置と、それぞれごとに使用権を確保
   した後でアクセスされる複数のデータグループを保持す
   る第１の直接アクセス記憶装置（ＤＡＳＤ）と、該複数
   のデータグループの各々と対を成す、同一内容の複数の
   データグループを保持する第２のＤＡＳＤからなる、該
   複数の処理装置によりアクセスされる、２重化されたＤ
   ＡＳＤとからなる計算機システムにおいて、（ａ）該二
   重化されたＤＡＳＤのそれぞれに保持された該複数のデ
   ータグループのそれぞれに対応して、それぞれのデータ
   グループがリザーブ状態に有るか否かを示すリザーブフ
   ラグを、該複数の処理装置に共通に設けられたランダム
   アクセスメモリに記憶し、 （ｂ）該二重化されたＤＡＳＤのいずれか一方に保持さ
   れた一つのデータグループを該複数の処理装置の一つが
   アクセスするとき、該ランダムアクセスメモリを該一つ
   の処理装置のためにリザーブし、 （ｃ）その後、該一つのデータグループに対応する一つ
   のリザーブフラグを該ランダムアクセスメモリから読み
   出し、 （ｄ）該読みだされた一つのリザーブフラグがリザーブ
   表示状態にないとき、該記憶された一つのリザーブフラ
   グをリザーブ表示状態に変更し、それにより該一つのデ
   ータグループをリザーブし、 （ｅ）その後、該ランダムアクセスメモリのリザーブを
   解除し、その後該一つのデータグループを該一つの処理
   装置によりアクセスする、ステップを有するＤＡＳＤア
   クセス制御方法。 １３、（ｆ）該アクセス後に、該ランダムアクセスメモ
   リを該一つの処理装置のためにリザーブし、（ｇ）該ラ
   ンダムアクセスメモリを該一つの処理装置のためにリザ
   ーブした状態で、該一つのデータグループに対応する一
   つのリザーブフラグをリザーブ解除表示状態に変更し、
   それにより該一つのデータグループのリザーブを解除す
   る、 ステップを更に有する第１２項のＤＡＳＤアクセス制御
   方法。 １４、（ｈ）該一つの処理装置が該一つデータグループ
   または該他のデータグループをリザーブしたまま故障し
   たとき、該一つの処理装置以外の他の処理装置が、該二
   重化されたＤＡＳＤに保持された、該複数のデータグル
   ープの内、該一つの処理装置によりリザーブされたまま
   になっているデータグループを検出し、 （ｉ）該他の処理装置が、該検出されたデータグループ
   のリザーブを強制的に解除する ステップを更に有する第１３項のＤＡＳＤアクセス制御
   方法。 １５、（ｊ）該ステップ（ｄ）により、該記憶された一
   つのリザーブフラグをリザーブ表示状態に変更するとき
   、該ステップ（ｅ）の実行前に、該一つの処理装置に割
   り当てられた処理装置識別情報を該一つデータグループ
   に対するリザーブ処理装置識別情報として記憶するステ
   ップを更に有し、 該ステップ（ｈ）は、該一つの処理装置以外の処理装置
   が、該二重化されたＤＡＳＤに保持され、該複数のデー
   タグループのそれぞれに対応して記憶されているリザー
   ブ処理装置識別情報が、該一つの処理装置に割り当てら
   れた処理装置識別情報に一致するか否かを判別し、その
   判別結果により、該一つの処理装置によりリザーブされ
   たままになっているデータグループを検出するステップ
   からなる、 第１４項のＤＡＳＤアクセス制御方法。 １６、複数の処理装置と、 それぞれごとに使用権を確保した後でアクセスされる複
   数のデータグループを保持する、該複数の処理装置に接
   続され、それらによりアクセスされる第１の直接アクセ
   ス記憶装置（ＤＡＳＤ）と、 それぞれ該複数のデータグループの１つに対する、該複
   数の処理装置からのアクセスを制御するための、複数の
   制御情報を保持する、該複数の処理装置に共通に設けら
   れたランダムアクセスメモリと、 該複数の処理装置と、該ランダムアクセスメモリに接続
   され、該複数の処理装置から該ランダムアクセスメモリ
   へのアクセスの実行を制御するアクセス制御回路であっ
   て、 該複数の処理装置の１つにより実行された、該ランダム
   アクセスメモリのリザーブを要求する命令に応答して、
   該１つの処理装置のために該ランダムアクセスメモリを
   リザーブし、該１つの処理装置により実行された、該ラ
   ンダムアクセスメモリのリザーブの解除を要求する命令
   に応答して、該リザーブを解除するリザーブ手段と、 該リザーブ回路に接続され、該複数の処理装置の一つに
   より実行された命令が要求する、該ランダムアクセスメ
   モリの内のいずれかの制御情報へのアクセスの実行を、
   該１つの処理装置に対して該ランダムアクセスメモリが
   既にリザーブされているか否かに依存して制御する制御
   手段と、 を有するものと、 からなる計算機システム。 １７、該リザーブ手段は、該複数の処理装置の内のいず
   れかの二つの処理装置によりそれぞれ実行された、リザ
   ーブを要求する二つの命令に応答して、該二つの処理装
   置のうち、直前に該ランダムアクセスメモリをリザーブ
   した処理装置以外の処理装置に対して、該ランダムアク
   セスメモリを優先的にリザーブする手段を有する第１６
   項の計算機システム。 １８、該アクセス制御回路は、該一つの処理装置により
   該ランダムアクセスメモリがリザーブされているときに
   該一つの処理装置以外の処理装置により実行された、リ
   ザーブの強制的解除を要求する命令に応答して、該一つ
   の処理装置のためにリザーブを解除する手段を更に有す
   る、第１６項の計算機システム。 １９、該第１のＤＡＳＤ内の該複数のデータグループと
   同一内容の複数のデータグループを保持する第２のＤＡ
   ＳＤを更に有し、 該ランダムアクセスメモリは、該第１、第２のＤＡＳＤ
   のそれぞれに保持された互いに同一の内容の一組のデー
   タグループの一方にそれぞれ対する一組の制御情報を保
   持するメモリからなる第１６項の計算機システム。 ２０、該一組の制御情報は対応するデータグループの名
   称とともに、該ランダムアクセスメモリに保持されてい
   る第１９項の計算機システム。 ２１、１つのデータグループに対する制御情報は、該デ
   ータグループを占有して読み出しまたは書込を行なうた
   めに該データグループを該複数の処理装置の１つが予約
   した状態にあるか否かを示すデータグループ・リザーブ
   フラグと、該データグループが予約された状態に有ると
   き、該データグループを予約した１つの処理装置を表す
   リザーブＣＰＵ番号と、 該データグループが、固定的な障害により読み出しまた
   は書き込みが不可能な状態に有るか否かを示すデータグ
   ループ閉塞フラグからなる、第１９項の計算機シテスム
   。