JPH0394519A - 原子発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は原子発振器に使用される周波数同期引き込み用
の掃引回路を改良した原子発振器に関する． 〔従来の技術〕 従来の原子発振器に使用される掃引回路は、第３図の楕
戒図に示すように掃引電圧発生用の発振回路１２、同期
回路１１、リレー１３、加算器１４、積分増幅器１５、
とで構成されている。この掃引回路の動作は、起動時に
同期回路１１の同期検出信号１１Ａにより、リレー１３
を接として、発振回路１２の掃引電圧と同期信号の電圧
Ｖｏを加算器１４により加算し、積分回路１５で波形整
形して制御電圧を得ている。この制御電圧の波形は、第
４図の波形図に示すように、原子発振信号の同期信号の
電圧Ｖｏに掃引信号を重畳して、低い方の電圧ｖＬから
高い方の電圧Ｖ．までの掃引信号を得ている。この電圧
範囲のどこかで同期引き込みが行われると同期検出信号
１１Ａでリレー１３を断としていた。

〔発明が解決しようとする課題〕

上述した従来の掃引回路は、起動時には発進回路の出力
信号をリレーを介して直接加算器に入力しているので、
積分増幅器出力の制御信号が第４図のようになり、発振
回路の出力信号が加算器に入力されるタイミングと、掃
引信号の例えばＶＬからＶ｝Ｉへの変化の方向により、
同期がかかるまで数分〜十数分の時間を要する欠点があ
る。また、掃引範囲での掃引開始点を特定できないとい
う欠点もある。

〔課題を解決するための手段〕

本発明の原子発振器は原子発進信号を同期状態にするた
めに使用される掃引回路を有する原子発振器において、
前記掃引回路が掃引電圧を発生する発振回路と、前記掃
引電圧の周波数を分周する分周器と、前記分周出力信号
を定められたステップ数に分けてそのステップ数を外部
からの制御により上昇方向と下降方向に切替えて順次計
数し、かつ、外部からのリセット制御により基準値から
の計数にもどすアップダウンカウンタと、このアップダ
ウンカウンタの計数されたデイジタル信号に対応するス
テップ電圧を出力するデイジタルアナログ変換器と、前
記原子発振信号をぼつ周期状態にする基準電圧を発生し
、前記原子発振信号が同期状態になった情報により前記
発振回路を停止させる制御を行う同期回路と、前記基準
電圧と前記ステップ電圧とを電圧加算する加算器とを有
し、前記加算器から原子発振信号を同期させる制御電圧
を出力する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成図、第２図は本実施例
の掃引回路の出力制御信号の波形図である．起動時には
同期回路１の同期検出信号ＩＡにより発振回路２を動作
させ、発振回路２の出力信号を分周器３に入力して分周
した後に、アップダウンカウンタ４に入力する。アップ
ダウンカウンタ４は、分周器３の出力信号の入力数をデ
ィジタル値にて出力する．また、外部から周波数引き込
みの方向に合わせて、切替信号４Ａにより分周器３の出
力信号の入力数のカウントのアップ、又は、ダウンの方
向を制御し、かつ、リセット信号４Ｂにより、基準ディ
ジタル値を出力する。このアップダウンカウンタ４の出
力信号をディジタルアナログ変換器５に入力し、入力デ
ィジタル値に応じたアナログ信号に変換する。ディジタ
ルアナログ変換器５のステップ状の出力信号を加算器６
へ入力し、加算器６にてこのステップ状の出力信号と同
期回路１の同期信号１Ｂとを加算し、積分増幅器７を経
由して制御信号が得られる．すなわち、第２図のように
切替信号４Ａによりアップダウンの切替えが行われる。

同期すると同期回路１の同期検出信号ＩＡにより発振回
路２の発振を停止し、アップダウンカウンタ４の出力デ
ィジタル信号が同期がかかった時の出力ディジタル値に
固定され、ディジタルアナログ変換器５の出力信号が一
定となり、同期回路１の同期信号１Ｂの変化のみにより
積分増幅器７の制御信号が変化し原子発振信号の同期が
保持される。

〔発明の効果〕

以上説明したように本発明は掃引回路において発振回路
と分周器とアップダウンカウンタとディジタルアナログ
変換器と加算器と積分増幅器と同期回路とを有すること
により、掃引出力信号のアップダウンを制御でき、また
アップダウンカウンタのリセット信号によりスイープ開
始点を特定することができる効果がある。また、分周器
により長周期の出力信号を容易に得ることができる効果
もある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は本実施例
の掃引回路の出力信号の波形図、第３図は従来の原子発
振器の掃引回路の構成図、第４図は従来の掃引回路の出
力信号の波形図である。 １，１１・・・同期回路、２，１２・・・発振回路、３
・・・分周器、４・・・アップダウンカウンタ、５・・
・ディジタルアナログ変換器、６．１４・・・加算器、
７，１５・・・積分増幅器、１３・・・リレー、ＩＡ・
・・同期検出信号、ＩＢ・・・同期信号、４Ａ・・・切
替信号、４Ｂ・・・リセット信号。

Claims (1)

【特許請求の範囲】
1. 　原子発振信号を同期状態にするために使用される掃引
   回路を有する原子発振器において、前記掃引回路が掃引
   電圧を発生する発振回路と、前記掃引電圧の周波数を分
   周する分周器と、前記分周出力信号を定められたステッ
   プ数に分けてそのステップ数を外部からの制御により上
   昇方向と下降方向に切替えて順次計数し、かつ、外部か
   らのリセット制御により基準値からの計数にもどすアッ
   プダウンカウンタと、このアップダウンカウンタの計数
   されたディジタル信号に対応するステップ電圧を出力す
   るディジタルアナログ変換器と、前記原子発振信号をほ
   ぼ同期状態にする基準電圧を発生し、前記原子発振信号
   が同期状態になった情報により前記発振回路を停止させ
   る制御を行う同期回路と、前記基準電圧と前記ステップ
   電圧とを電圧加算する加算器とを有し、前記加算器から
   原子発振信号を同期させる制御電圧を出力することを特
   徴とする原子発振器。