JPH0395920A - 結晶性の改良方法 - Google Patents
結晶性の改良方法Info
- Publication number
- JPH0395920A JPH0395920A JP23393589A JP23393589A JPH0395920A JP H0395920 A JPH0395920 A JP H0395920A JP 23393589 A JP23393589 A JP 23393589A JP 23393589 A JP23393589 A JP 23393589A JP H0395920 A JPH0395920 A JP H0395920A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- grain boundaries
- crystal
- improving crystallinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は結晶性の改良方法に関する。
［従来技術コ
一般に、半導体デバイスは、単結晶ウエハ（たとえばバ
ルクＳｔウェハ）上に所望のパターンを形成することに
より、あるいは、単結晶ウェハ上にエビタキシャル成長
させて形成した単結晶薄膜上に所望のパターンを形戒す
ることにより作製される。
ルクＳｔウェハ）上に所望のパターンを形成することに
より、あるいは、単結晶ウェハ上にエビタキシャル成長
させて形成した単結晶薄膜上に所望のパターンを形戒す
ることにより作製される。
しかるに、近時、ガラスのような大面積の非晶貿基板上
に、非晶貿あるいは多結晶の半導体（例えばＳｔ）薄膜
を堆積し、かかる半導体薄膜が堆積した非晶買基板上に
所望のパターンを形成することにより半導体デバイスを
形成することが行なわれており、実用にも供されている
。
に、非晶貿あるいは多結晶の半導体（例えばＳｔ）薄膜
を堆積し、かかる半導体薄膜が堆積した非晶買基板上に
所望のパターンを形成することにより半導体デバイスを
形成することが行なわれており、実用にも供されている
。
しかしながら、半導体デバイスの特性は、作製される半
導体層の欠陥密度と密接に対応するものである。たとえ
ば電界効果型のトランジスタを作製した場合、その電子
キャリャー移動度は、半導体層が、ほぼ完全な隼結晶Ｓ
ｊからなる場合には５００ｃｍ’／Ｖ−ｓｅｃ以上であ
り、また、現在実用化されている減圧気相成長方法（
ＬＰＧＶＤ）によって作製された粒径５００人以下の多
結晶薄膜の場合には約１０ａｍ２／Ｖ−ｓｅｃ ，グロ
ー放電法 （ＧＯ法）で作成された水素を大量に含有し
た非晶質Ｓｉの場合には約０．１ｃｍ２／Ｌｓｅｃであ
る。このように、半導体層が非晶質Ｓｔよりなる半導体
デバイスの特性（特に移動度）は、半導体層がＪＬＭ晶
Ｓｆよりなる半導体デバイスの特性に比較してはなはだ
低いものであるので、高い半導体デバイス特性が要求さ
れる場合には半導体層として多結晶Ｓｉよりなるものが
用いられるが、より一層、半導体デバイスの性能向上を
図る上からは結晶性が良好で結晶欠陥のない多結晶半導
体薄膜が望まれている。
導体層の欠陥密度と密接に対応するものである。たとえ
ば電界効果型のトランジスタを作製した場合、その電子
キャリャー移動度は、半導体層が、ほぼ完全な隼結晶Ｓ
ｊからなる場合には５００ｃｍ’／Ｖ−ｓｅｃ以上であ
り、また、現在実用化されている減圧気相成長方法（
ＬＰＧＶＤ）によって作製された粒径５００人以下の多
結晶薄膜の場合には約１０ａｍ２／Ｖ−ｓｅｃ ，グロ
ー放電法 （ＧＯ法）で作成された水素を大量に含有し
た非晶質Ｓｉの場合には約０．１ｃｍ２／Ｌｓｅｃであ
る。このように、半導体層が非晶質Ｓｔよりなる半導体
デバイスの特性（特に移動度）は、半導体層がＪＬＭ晶
Ｓｆよりなる半導体デバイスの特性に比較してはなはだ
低いものであるので、高い半導体デバイス特性が要求さ
れる場合には半導体層として多結晶Ｓｉよりなるものが
用いられるが、より一層、半導体デバイスの性能向上を
図る上からは結晶性が良好で結晶欠陥のない多結晶半導
体薄膜が望まれている。
ところで、多結晶は、多数車の結晶粒同士が多数の結晶
粒界（以下粒界と略記することがある）を形成している
が、この粒界自体が結晶欠陥となり、また、粒界には不
純物（結晶欠陥の一つである）等が晶出ないし析出しや
すいので、主なる結晶欠陥はその粒界に存在すると考え
られる。
粒界（以下粒界と略記することがある）を形成している
が、この粒界自体が結晶欠陥となり、また、粒界には不
純物（結晶欠陥の一つである）等が晶出ないし析出しや
すいので、主なる結晶欠陥はその粒界に存在すると考え
られる。
すなわち、半導体デバイスの特性を向上させるには、主
たる結晶欠陥の存在する粒界の結晶欠陥をいかに改復す
るかが鍵になる。
たる結晶欠陥の存在する粒界の結晶欠陥をいかに改復す
るかが鍵になる。
従来、多結晶薄膜における粒界の結晶欠陥の改復には種
々の方法が試みられている。
々の方法が試みられている。
例えば、レーザー、電子線、ランプ帯状ヒーター等のエ
ネルギービームによって薄膜堆積後に薄膜を固相のまま
熱処理あるいは溶融再結晶化させて、堆積時よりも大き
な粒径をもつＳｔ薄膜を作り、粒界の密度を実質的に減
少させて、そこに作威された電界効果型トランジスタの
電子移動度として単結晶シリコンにも匹敵するものも報
告ざれている。（Ｓｉｎｇｌａ ｃｒｙｓｔａｌ ｓｉ
ｌｉｃｏｎ ｏｎ ｎｏｎｓｉｎｇ１ｅｃｒｙｓｔａｌ
ｉｎｓｕｌａｔｏｒｓ． Ｊｏｕｒｎａｌ ｏｆ ｃ
ｒｙｓｔａｌｇｒｏｗｔｈ， ｖｏｌｌ６３ ＮｏＪ
Ｏｃｔｏｒｂｅｒ １９８３ ｅｄｉｔｅｄ ｂｙＧ．
Ｗ． Ｃｕｌｌｅｎ） ［発明が解決しようとする課題コ しかしながら、これらの方法は、その工程の複雑性、制
御性、大面積化に多大の問題があるだけでなく、これら
の工程を行う際に堆積された薄膜の温度が通常６００℃
よりも高くなるので、例えば、一般に広く用いられてい
る、６００℃程度で溶融してしまうコーニングＮｏ．７
０５９ガラスのような低アルカリガラス上に堆積された
多結晶薄膜の再結晶化には使用できないという問題点も
有している。
ネルギービームによって薄膜堆積後に薄膜を固相のまま
熱処理あるいは溶融再結晶化させて、堆積時よりも大き
な粒径をもつＳｔ薄膜を作り、粒界の密度を実質的に減
少させて、そこに作威された電界効果型トランジスタの
電子移動度として単結晶シリコンにも匹敵するものも報
告ざれている。（Ｓｉｎｇｌａ ｃｒｙｓｔａｌ ｓｉ
ｌｉｃｏｎ ｏｎ ｎｏｎｓｉｎｇ１ｅｃｒｙｓｔａｌ
ｉｎｓｕｌａｔｏｒｓ． Ｊｏｕｒｎａｌ ｏｆ ｃ
ｒｙｓｔａｌｇｒｏｗｔｈ， ｖｏｌｌ６３ ＮｏＪ
Ｏｃｔｏｒｂｅｒ １９８３ ｅｄｉｔｅｄ ｂｙＧ．
Ｗ． Ｃｕｌｌｅｎ） ［発明が解決しようとする課題コ しかしながら、これらの方法は、その工程の複雑性、制
御性、大面積化に多大の問題があるだけでなく、これら
の工程を行う際に堆積された薄膜の温度が通常６００℃
よりも高くなるので、例えば、一般に広く用いられてい
る、６００℃程度で溶融してしまうコーニングＮｏ．７
０５９ガラスのような低アルカリガラス上に堆積された
多結晶薄膜の再結晶化には使用できないという問題点も
有している。
［課題を解決するため手段コ
木発明の要旨は、絶縁基体上に形成ざれた結晶粒界を有
する半導体膜に、直流バイアス電圧を印加することによ
り電流を流し、結晶粒界近傍の局所部分のみを加熱する
工程を含むことを特徴とする結晶性の改良方法に存在す
る。
する半導体膜に、直流バイアス電圧を印加することによ
り電流を流し、結晶粒界近傍の局所部分のみを加熱する
工程を含むことを特徴とする結晶性の改良方法に存在す
る。
［作用］
本発明によれば、堆積された多結晶半導体の粒界のみを
、！極から注入された電子ないしは正孔の再結合熱によ
って選択的に加熱することができ、下地の基体を損傷、
溶融することなく、粒界の欠陥を改復することができる
。また、多結晶半導体に電圧を印加し、電流を流す場合
の雰囲気中に、水素、フッ素、チッ素、酸素などが存在
すれば、粒界にこうした元素がとり込まれ、さらに効率
的に粒界の欠陥を改復することができる。
、！極から注入された電子ないしは正孔の再結合熱によ
って選択的に加熱することができ、下地の基体を損傷、
溶融することなく、粒界の欠陥を改復することができる
。また、多結晶半導体に電圧を印加し、電流を流す場合
の雰囲気中に、水素、フッ素、チッ素、酸素などが存在
すれば、粒界にこうした元素がとり込まれ、さらに効率
的に粒界の欠陥を改復することができる。
以下に本発明をより詳細に説明する。
第１図（ａ）〜（ｃ）は本発明による結晶性の改良方法
の概略的説明図である。
の概略的説明図である。
まず、第１図（ａ）に示すような基体１を洗浄する。こ
こで基体としては、非品質の基板、結晶貿（単結晶貿お
よび多結晶質）の基板のどちらでもよい。
こで基体としては、非品質の基板、結晶貿（単結晶貿お
よび多結晶質）の基板のどちらでもよい。
続いて、種々の薄膜堆積法（真空蒸着法、スパッタリン
グ法、プラズマ放電流、ＭＢＥ法、ＣＶＤ法など）によ
って基板１の表面に薄膜２を堆積させる（同図（ｂ））
。ここに堆積される薄膜についてはその薄膜の形成方法
に本発明の本質があるわけでなく、多結晶半導体薄膜で
あることが重要である。
グ法、プラズマ放電流、ＭＢＥ法、ＣＶＤ法など）によ
って基板１の表面に薄膜２を堆積させる（同図（ｂ））
。ここに堆積される薄膜についてはその薄膜の形成方法
に本発明の本質があるわけでなく、多結晶半導体薄膜で
あることが重要である。
続いて堆積された半導体薄膜の両端に電極を付け、その
電極に直流バイアス電圧を印加し、半導体薄膜２に電圧
を印加し、電流を流すようにする。その際、電流密度は
好ましくは１０−’Ａ／ｃｍ”以上、より好ましくは１
０−３〜ＩＯＡ／ｃｍ２，さらに好ましくは１０−２〜
１０−’Ａ／ｃｍ２である。かかる電流密度を得るため
には薄膜の厚さ、印加する電圧値を適宜選択すればよい
。
電極に直流バイアス電圧を印加し、半導体薄膜２に電圧
を印加し、電流を流すようにする。その際、電流密度は
好ましくは１０−’Ａ／ｃｍ”以上、より好ましくは１
０−３〜ＩＯＡ／ｃｍ２，さらに好ましくは１０−２〜
１０−’Ａ／ｃｍ２である。かかる電流密度を得るため
には薄膜の厚さ、印加する電圧値を適宜選択すればよい
。
次に、半導体薄膜２に電圧を印加し、電流を流したとき
に起こる現象について説明する。第２図は半導体薄膜中
に存在する結晶粒界とそれに隣接する結晶粒の付近の電
子エネルギポテンシャル、電界強度を概念的に示したも
のである。粒界の位置には、隣接する結晶粒の結晶軸の
配向ずれ、半導体原子の欠落、不純物原子の偏析などに
よる自由キャリア補獲準位が存在し、例えば結晶粒がＮ
型の半導体であれば、この粒界補獲準位に電子が補獲さ
れ、この電子と電荷中性条件を保とうとして、粒界のま
わりにドナーイオンによる正の空間電荷層ができる。逆
に結晶粒がＰ型の半導体である場合には、粒界補獲準位
に正孔が補獲され、この正孔と電荷中性条件を保とうと
して、粒界のまわりにアクセプタイオンによる負の空間
電荷層ができる。いずれの場合も、粒界近傍に空間電荷
層ができるので、伝導帯、価電子帯のエネルギレベルは
そこで曲り、障壁をつくるようになり、また、電界もそ
こに生じるようになる。つまり、多結晶半導体薄膜中の
粒界位置すべてについて、上記のような状況にあること
がわかる。
に起こる現象について説明する。第２図は半導体薄膜中
に存在する結晶粒界とそれに隣接する結晶粒の付近の電
子エネルギポテンシャル、電界強度を概念的に示したも
のである。粒界の位置には、隣接する結晶粒の結晶軸の
配向ずれ、半導体原子の欠落、不純物原子の偏析などに
よる自由キャリア補獲準位が存在し、例えば結晶粒がＮ
型の半導体であれば、この粒界補獲準位に電子が補獲さ
れ、この電子と電荷中性条件を保とうとして、粒界のま
わりにドナーイオンによる正の空間電荷層ができる。逆
に結晶粒がＰ型の半導体である場合には、粒界補獲準位
に正孔が補獲され、この正孔と電荷中性条件を保とうと
して、粒界のまわりにアクセプタイオンによる負の空間
電荷層ができる。いずれの場合も、粒界近傍に空間電荷
層ができるので、伝導帯、価電子帯のエネルギレベルは
そこで曲り、障壁をつくるようになり、また、電界もそ
こに生じるようになる。つまり、多結晶半導体薄膜中の
粒界位置すべてについて、上記のような状況にあること
がわかる。
こうした状況にある半導体薄膜の両端に本発明のように
電極をつけ、電流を流すと、一方の電極から注入された
電子（Ｎ型半導体の場合）ないしは正孔（Ｐ型半導体の
場合）は他方の電極に向って半導体中を流れる。このと
き、電子ないしは正孔は半導体中の結晶粒の中は比較的
自由に走行してゆくが、粒界近傍に達すると、上に述べ
た粒界位置のエネルギ障壁により、一部はこの障壁を越
えて、隣りの結晶粒へ流れ、また、一部は粒界の補獲準
位を介して電子正孔再結合を起こす。再結合によって失
った電子ないしは正孔のエネルギは格子振動すなわち熱
として変換される。すなわち半導体薄膜の中に含まれる
粒界が、選択的に電子正孔再結合による熱で加熱される
ことになり、この熱エネルギにより原子の拡散が生じ、
偏折の解消、空孔の消滅、再結晶による粒界の減少等に
より結晶性は改良されるものと考えられる。
電極をつけ、電流を流すと、一方の電極から注入された
電子（Ｎ型半導体の場合）ないしは正孔（Ｐ型半導体の
場合）は他方の電極に向って半導体中を流れる。このと
き、電子ないしは正孔は半導体中の結晶粒の中は比較的
自由に走行してゆくが、粒界近傍に達すると、上に述べ
た粒界位置のエネルギ障壁により、一部はこの障壁を越
えて、隣りの結晶粒へ流れ、また、一部は粒界の補獲準
位を介して電子正孔再結合を起こす。再結合によって失
った電子ないしは正孔のエネルギは格子振動すなわち熱
として変換される。すなわち半導体薄膜の中に含まれる
粒界が、選択的に電子正孔再結合による熱で加熱される
ことになり、この熱エネルギにより原子の拡散が生じ、
偏折の解消、空孔の消滅、再結晶による粒界の減少等に
より結晶性は改良されるものと考えられる。
結晶欠陥特にダングリングボンドが消＠（終端）するも
のと考えられる。
のと考えられる。
なお、このとき、半導体薄膜を水素、フッ素、チッ素、
酸素などのガス（分子状態）またはプラズマ（原子状態
）の雰囲気中におけば、本発明により選択的に発熱して
いる粒界にこうした元素がとり込まれ、タングリングボ
ンドが消滅（終端）し、さらに効率的に粒界の欠陥を改
良することができる。
酸素などのガス（分子状態）またはプラズマ（原子状態
）の雰囲気中におけば、本発明により選択的に発熱して
いる粒界にこうした元素がとり込まれ、タングリングボ
ンドが消滅（終端）し、さらに効率的に粒界の欠陥を改
良することができる。
［実施例コ
以下に本発明の実施例を示す。
第１図（ａ）〜（ｃ）は本発明による結晶性の改良方法
の概略的説明図である。
の概略的説明図である。
まず第１図（ａ）に示す基板１を洗浄した。ここで基板
は、非品質の基板を用いた。
は、非品質の基板を用いた。
続いて、ＣＶＤ法によって基板１の表面に多結晶のＳｉ
薄膜２を０．５μｍ厚に堆積させた （同図（ｂ））。
薄膜２を０．５μｍ厚に堆積させた （同図（ｂ））。
続いて堆積された半導体薄膜の両端に電極を付け、その
電極にＩＯＶの直流バイアス電圧を印加し、半導体Ｆｉ
Ｉ膜２に電界を印加し、電流を流した。その際の電流密
度は１０−２Ａ／ｃ−であった。
電極にＩＯＶの直流バイアス電圧を印加し、半導体Ｆｉ
Ｉ膜２に電界を印加し、電流を流した。その際の電流密
度は１０−２Ａ／ｃ−であった。
以上のようにして作製した半導体薄膜上に電界効果型の
半導体装置を形成し、その移動度を測定したところ、２
００ｃｍ’／Ｖ−ｓａｃであった。
半導体装置を形成し、その移動度を測定したところ、２
００ｃｍ’／Ｖ−ｓａｃであった。
（第２実施例）
上記第１実施例において、電圧を印加するときに半導体
薄膜を水素雰囲気中においた。他の点は第１実施例と同
様とした。
薄膜を水素雰囲気中においた。他の点は第１実施例と同
様とした。
以上のようにして作製した半導体薄膜上に電界効果型の
半導体装置を形成し、その移動度を測定したところ、４
００ｃｍ２７Ｖ−ｓｅｃであった。
半導体装置を形成し、その移動度を測定したところ、４
００ｃｍ２７Ｖ−ｓｅｃであった。
［発明の効果］
本発明によれば、下地の基体を損傷、溶融することなく
、粒界の欠陥を改良することができる。
、粒界の欠陥を改良することができる。
したがって、下地基体に低融点のものを使用することも
できその応用範囲が極めて広がる。
できその応用範囲が極めて広がる。
第１図は本発明による結晶性の改良方法を示す概略図、
第２図は結晶粒界近傍における電子ポテンシャル、電界
強度の分布を示すグラフである。 第 Ｉ 図 （ａ） （ｂ） （Ｃ） 第 ２ 図
第２図は結晶粒界近傍における電子ポテンシャル、電界
強度の分布を示すグラフである。 第 Ｉ 図 （ａ） （ｂ） （Ｃ） 第 ２ 図
Claims (3)
- （１）絶縁基体上に形成された結晶粒界を有する半導体
膜に、直流バイアス電圧を印加することにより電流を流
し、結晶粒界近傍の局所部分のみを加熱する工程を含む
ことを特徴とする結晶性の改良方法。 - （２）結晶粒界を有する半導体薄膜材料が多結晶シリコ
ンであることを特徴とする請求項１記載の結晶性の改良
方法。 - （３）電圧を印加し電流を流す場合の雰囲気中に水素、
フッ素、チッ素または酸素のうち少なくともひとつが含
まれていることを特徴とする請求項１記載の結晶性の改
良方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23393589A JPH0395920A (ja) | 1989-09-07 | 1989-09-07 | 結晶性の改良方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23393589A JPH0395920A (ja) | 1989-09-07 | 1989-09-07 | 結晶性の改良方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0395920A true JPH0395920A (ja) | 1991-04-22 |
Family
ID=16962919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23393589A Pending JPH0395920A (ja) | 1989-09-07 | 1989-09-07 | 結晶性の改良方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0395920A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030080849A (ko) * | 2002-04-11 | 2003-10-17 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| KR100469503B1 (ko) * | 1997-08-14 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 비정질막을결정화하는방법 |
| KR100486718B1 (ko) * | 1998-11-09 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
| KR100532079B1 (ko) * | 1998-11-09 | 2006-04-06 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한액정표시장치제조방법 |
| KR100769201B1 (ko) * | 2001-03-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자 |
-
1989
- 1989-09-07 JP JP23393589A patent/JPH0395920A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469503B1 (ko) * | 1997-08-14 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 비정질막을결정화하는방법 |
| KR100486718B1 (ko) * | 1998-11-09 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
| KR100532079B1 (ko) * | 1998-11-09 | 2006-04-06 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한액정표시장치제조방법 |
| KR100769201B1 (ko) * | 2001-03-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자 |
| KR20030080849A (ko) * | 2002-04-11 | 2003-10-17 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
| Kuriyama et al. | High mobility poly-Si TFT by a new excimer laser annealing method for large area electronics | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JP4290349B2 (ja) | 半導体装置の製造方法 | |
| JPH0395920A (ja) | 結晶性の改良方法 | |
| JPH01270309A (ja) | 薄膜形成方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JP4329211B2 (ja) | 炭化珪素単結晶を用いた炭化珪素半導体装置およびその製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| WO2008015766A1 (fr) | Procédé pour récupérer une tension directe d'un dispositif à semi-conducteurs bipolaire, procédé de réduction de défaut de laminage et dispositif à semi-conducteurs bipolaire | |
| JPH0395921A (ja) | 結晶性の改良方法 | |
| JPH04298020A (ja) | シリコン薄膜結晶の製造方法 | |
| JP2592984B2 (ja) | シリコン薄膜の製造方法 | |
| JP3208201B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2005145753A (ja) | 薄膜積層構造体及びその製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| KR20010038202A (ko) | 반도체박막을 저온성장하는 방법 | |
| JPH04349617A (ja) | 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ | |
| JPH04349618A (ja) | 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ | |
| JPH06120137A (ja) | 単結晶シリコン薄膜の形成方法 | |
| JPH03248434A (ja) | 半導体装置の製造方法 |