JPH03248434A

JPH03248434A - 半導体装置の製造方法

Info

Publication number: JPH03248434A
Application number: JP4495490A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-02-26
Filing date: 1990-02-26
Publication date: 1991-11-06
Anticipated expiration: 2014-03-03
Also published as: JP2864623B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、非単結晶半導体薄膜を用いて作成される半導
体装置の製造方法に関する。

［従来の技術］非晶質シリコン薄膜、微結晶シリコン薄膜、多結晶シリ
コン薄膜等の非単結晶半導体薄膜には、ダングリングボ
ンドが多数存在する。たとえば、多結晶シリコン薄膜に
関しては、結晶粒界に存在するダングリングボンド等の
欠陥が、キャリアに対するトラップ準位となりキャリア
の伝導に対して障壁として働＜、　　（Ｊ、　　Ｙ、　
　Ｗ、　　５ｅｔｏ、　　Ｊ。

Ａｐｐｌ、Ｐｈｙｓ、、４６．ｐ５２４７　（１９７５
））。従って、多結晶シリコン薄膜トランジスタの性能
を向上させる為には、前記欠陥を但減させる必要がある
。　（Ｊ、Ａ　ｐ　ｐ　１．　　Ｐ　ｈ　Ｙ　ｓ。

５３　（２）、　　ｐ１１９３　（１９８２））、　　
この目的の為に水素による前記欠陥の終端化が行われて
おり、この様な水素化の方法としては、水素プラズマ処
理法、水素イオン注入法、あるいはプラズマ窒化膜から
の水素の拡散法等が知られている。

［発明が解決しようとする課題］しかし、従来の水素化の方法では、以下に述べる欠点が
あった。　（１）水素イオン注入法においては、イオン
注入装置と言う高価な装置を必要とし、数百人程度の多
結晶シリコン層に制御性良く水素を打ち込むことが困難
である等の欠点がある。

（２）プラズマ窒化膜からの水素の拡散法においては、
水素の供給が不十分であるために、水素プラズマ処理と
比べて特性が十分向上しない等の欠点がある。　（３）
水素プラズマ処理法においては、特性の向上という点で
は優れているが、プラズマダメージによるゲート耐圧不
良、閾値電圧（Ｖｔｈ）のシフト等の不良が多発する等
の欠点がある。

そこで、本発明は水素化によるＴＰＴ特性向上の効果を
確保しつつ、前述の問題を解決した半導体装置の製造方
法を提供することを目的とする。

［課題を解決するための手段］本発明の半導体装置の製造方法は、以下の特徴を有する
。

（１）絶縁ゲイト型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体よりなる半導体
装置の製造方法において、シリコンを主体とし、水素を
含む非晶質薄膜を形成する工程、該非晶質薄膜上に水素
の拡散係数が非晶質二酸化珪素よりも小さい物質から成
るキャップ層を形成する工程、熱処理によって該非晶質
薄膜中に存在する水素を脱離、拡散させる工程を少なく
とも有し、前記熱処理工程において、非晶質シリコンか
ら水素が脱Ｈを開始する温度から所定のアニール温度ま
での昇温速度を５℃／分よりもｔ’ｓさくしたことを特
徴とする。

（２）前記熱処理工程の熱処理温度が３００℃〜５００
℃程度であることを特徴とする。

（３）前記シリコンを主体とし、水素を含む非晶質薄膜
をプラズマＣＶＤ法で形成したことを特徴とする。

（４）前記シリコンを主体とし、水素を含む非晶質薄膜
をプラズマＣＶＤ法で形成する際の基板温度が２００℃
程度以下であることを特徴とする。

（５）絶縁ゲイト型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体よりなる半導体
装置の製造方法において、シリコンを主体とし、水素を
含む非晶質薄膜を形成する工程、該非晶質薄膜上に水素
の拡散係数が非晶質二酸化珪素よりも小さい物質から成
るキャップ層を形成する工程、熱処理によって該非晶質
薄膜中に存在する水素を脱離、拡散させる工程を少なく
とも有し、前記熱処理工程において、一旦４００℃〜５
００　＠Ｃ程度若しくはそれ以上の温度まで昇温しアニ
ールする段階と、４００℃程度以下まで冷却し、所定の
時間アニールする段階を少なくとも有することを特徴と
する。

［実施例コ本発明の実施例を、第１図の本発明における薄膜トラン
ジスタの工程図にしたがって説明する。

第１図（ａ）は、ガラス、石英等の絶縁性非晶質基板若
しくは５ｉ０２等の絶縁性非晶質材料層等の絶縁性非晶
質材料１−１上に、多結晶シリコン等の非単結晶シリコ
ン薄膜１−２を堆積させ、七の後ホトリソグラフィ法に
より該非単結晶シリコン薄膜をパターン形成する工程で
ある。該非単結晶シリコン薄膜の形成方法としては以下
に述べるような方法がある。

（１）減圧ＣＶＤ法で５８０℃〜６５０℃程度で多結晶
シリコン薄膜を堆積させる。

（２）ＥＢ（Ｅｌｅｃｔｒｏｎ　　Ｂｅａｍ）蒸着法、
スパッタ法、プラズマＣＶＤ法等で非晶質シリコン薄膜
を堆積後、５５０℃〜６５０℃程度で２〜７０時間程時
間開相成長アニールを行い、粒径１〜２μｍ以上の大粒
径の多結晶シリコン薄膜を形成する。

（３）減圧ＣＶＤ法等で多結晶シリコン薄膜を堆積後、
イオンインプラ法により、Ｓｉ等を打ち込み、該多結晶
シリコン薄膜を非晶質化した後、５５０℃〜６５０℃程
度で固相成長アニールを行い、粒径１〜２μｍ程度の大
粒径多結晶シリコン薄膜を形成する。

尚、上述の方法で多結晶シリコンを形成した場合、結晶
化度が１００％に近い、文字通りの多結晶シリコンとな
る場合と、結晶化度が５０％程度〜９０％程度の多結晶
シリコンとなる場合がある。

この場合、後者は多結晶シリコンと呼ぶよりも微結晶シ
リコンと呼ぶ方がふされしいかも知れないが、本特許で
は、特に断わりが無い場合は、両者を含めて多結晶シリ
コンと呼ぶことにする。また、非単結晶性のシリコン薄
膜１−２としては、上述の多結晶シリコン薄膜以外にも
、微結晶シリコンや非晶質シリコン薄膜を用いてもよい
。

次に第１図（ｂ）に示すように熱酸化法等によりゲート
酸化膜１−４を形成する。ドライ酸化法を用いれば酸素
雰囲気で約１１５０℃の熱処理によって、絶縁耐圧の高
い良質のゲート酸化膜を得ることができる。ウェット酸
化法を用いれば９００℃程度の低温でも酸化膜が形成さ
れるが、ドライ酸化法で形成された膜に比べれば絶縁耐
圧は低く、膜質は劣る。前記非単結晶シリコン薄膜１−
２として多結晶シリコンを用いた場合は、この熱酸化工
程で熱処理による結晶成長が進み、結晶化度が向上し、
結晶粒径が拡大する。前記非単結晶シリコン薄膜１−２
として非晶質シリコン薄膜若しくは微結晶シリコン薄膜
を用いた場合にも、熱酸化工程で前記結晶粒径は５００
０Ａから数μｍの大きさの多結晶シリコンに結晶成長す
る。尚、ゲート酸化膜の形成方法としては、上述の熱酸
化法に限らず、　（１）ＣＶＤ法、プラズマＣＶＤ法、
ＥＣＲ−ＰＣＶＤ法、光ＣＶＤ法、スパッタ法等でＳｉ
Ｏ２膜を形成する。　（２）プラズマ酸化法等で低温酸
化する０等の方法もある。これらの方法は、プロセスの
温度を６００℃程度以下の低温にできるため、基板とし
て、安価なガラス基板を用いることができる。

次に第１図（Ｃ）に示すようにゲート電極１−５を形成
する。該ゲート電極材料には、−数的に多結晶シリコン
が用いられている。該多結晶シリコン層の形成方法とし
ては、　（１）減圧ＣＶＤ法で多結晶シリコンを形成し
、オキシ塩化リン等を用いた熱拡散法により、Ｎ″ｐｏ
ｌｙ−Ｓｉを形成する方法、　（２）プラズマＣＶＤ法
等で、Ｂ（ボロン）、Ｐ（リン）等の不純物をドープし
た非晶質シリコン層を形成し、５５０℃〜６５０℃程度
の固相成長アニールを２時間程度〜７０時間程度行い、
該非晶質シリコン層を多結晶化することで、Ｐ−ｐｏｌ
ｙ−５ｉ、Ｎ”ｐｏｌｙ−３ｉを形成する等の方法があ
る。特に、固相成長法を用いて、ゲート電極を形成した
場合は、結晶粒径１〜２μｍ以上の結晶粒を含む大粒径
の多結晶シリコンが形成できるため、熱拡散法を用いた
場合よりも、低抵抗の多結晶シリコンを形成することが
出来るという利点がある。更に、ゲート電極として、Ｐ
”ｐｏｌｙ−８ｉを用いた場合は、チャンネルイオンイ
ンプラを省くことが出来るという利点もあるが、詳細は
後述する。続いて該ゲート電極１−５をマスクとして不
純物元素をイオン注入して、ソース領域１−６及びドレ
イン領域１−７を形成する。前記不純物元素としては、
リン、ヒ素あるいはボロン等が用いられている。

次に第１図（ｄ）に示すように眉間絶縁膜１−８を堆積
させる。続いて、前記ソース領域１−６及びドレイン領
域１−７の不純物活性化と、前記層間絶縁膜１−８の緻
密化の目的で６００℃〜１０００℃程度の熱処理を行う
。

次に第１図（ｅ）に示すように非晶質シリコン膜１−９
をプラズマＣＶＤ法等の方法で堆積させる。この際、非
晶質シリコン薄膜中には１０％程度の水素が含まれてい
る。装置としては、通常のプラズマＣＶＤ装置を利用し
て行うことが出来る。

反応室の中に基板をセットし、該反応室中にモノシラン
ガス、若しくはモノシランガスを水素ガス若しくはアル
ゴンガス等で希釈したガスを導入する。内圧は０．３〜
２Ｔｏｒｒ程度とする。１３゜５６ＭＨｚの高周波パワ
ーを印加し、上述のガスを分解し、基板上に水素化アモ
ルファスシリコン（ａ−３ｉ：Ｈ）を５００人〜１μｍ
程度形成する。基板温度は、室温〜３５０℃程度である
が、低温のアニールによって、効率よく水素が脱離する
点から、２００℃以下が特に望ましい。

続いて、第１図（ｆ）に示すように、該非晶質シリコン
膜１−９上にキャップ層１−１０を形成し、３００℃〜
５００℃程度の温度で水素化アニールを施す、アニール
時間は３０分〜５時間程度である。このアニールによっ
て、非晶質シリコンから原子状の水素が脱離し、層間絶
縁膜、ゲート電極中を拡散し、多結晶シリコンの結晶粒
界に存在するダングリングボンドを終端化する。尚、キ
ャップ層１−１０としては、非晶質シリコンから発生す
る水素が拡散しにくい材料が望ましい。例えば、　（１
）Ｃｒ、Ｍｏ、ＡＩ等の金属薄膜をスパッタ法、蒸着法
等で３００人〜１μｍ程度形成する方法、　（２）非晶
質窒化珪素（ａ−３ｉＮｘ）を１０００人〜１μｍ程度
形成する方法が特に望ましい。尚、キャップ層の材質は
上記材料に限らず非晶質二酸化珪素（ＳｉＯ２）よりも
水素が拡散しにくい（拡散係数が小さい）材料である点
が重要である。

続いて、所定の水素化アニール温度までの昇温方法につ
いて述べる。非晶質シリコン上に水素拡散防止用のキャ
ップ層を形成しであるため水素化アニールの方法を最適
化しないと、水素の急激な脱離に伴う非晶質シリコン層
の剥離やピンホール等の欠陥発生等の問題を生ずる。そ
こで、水素化アニールの条件、特に、所定の水素化アニ
ール温度までの昇温方法は重要である。第２図は本発明
の実施例における昇温方法の模式図の一例である。

第２図において、　（ａ）は所定の温度に保たれたアニ
ール炉に試料を挿入し、所定の水素化アニル温度（Ｔ１
）まで所定の昇温速度で昇温しで、所定の水素化アニー
ル温度（ＴＩ）でアニールする場合を示す、昇温速度は
、５℃／分より遅い方が水素の脱離に伴う欠陥の発生や
膜の剥離が抑制され望ましい、尚、昇温速度は常に一定
である必要はなく、上述の値の範囲で変動しても無論構
わない。

尚、Ｔ１は、前述の通り３００℃〜５００℃程度が望ま
しい、特に、３５０’Ｃ〜４００℃程度が、非晶質シリ
コンからの水素の脱離と脱離した水素の拡散が効率よく
成され、更に多結晶シリコンのダングリングボンドへの
水素付加の効率も良いため、特に望ましい、又、４００
℃〜５００℃程度以上のアニール温度では、非晶質シリ
コンからの水素の脱離と脱離した水素の拡散は上述の温
度よりも更に効率的に起こるが、多結晶シリコンのダン
グリングボンドへの水素付加の効率が低下する（水素の
付加と脱離が同時に起こるようになるため）。

そこで、一旦り００℃〜５００℃程度若しくはそれ以上
の温度まで昇温し、１０分〜１時間程度アニールを行い
、水素の脱離と拡散を促進した後、４００℃程度以下ま
で冷却し、多結晶シリコンのダングリングボンド等の欠
陥への水素の付加を促進するアニールを３０分〜２時間
程度行うアニル方法はきわめて有効である。第２図（ｂ
）は所定の温度（Ｔ２）まで所定の昇温速度で昇温し、
続いて、水素化アニール温度である所定の温度（ＴＩ）
まで昇温速度を遅くして昇温する場合を示す。

昇温速度をＴ２の前後で変える理由は、前述のように２
５０℃〜３００℃程度（プラズマＣＶＤ法による成膜時
の基板温度が低く、室温程度で成膜した膜は１５０℃程
度から水素が脱離する場合がある。）より高い温度で膜
中より水素の脱離が始まるため、その前後で昇温速度を
変え、水素の脱離が始まった後は、昇温速度を５℃／分
よりも遅くして、欠陥の発生や膜の剥離を抑制するため
である。

従って、Ｔ２は２００℃〜３５０℃程度にするのが望ま
しい、　（基板温度が低く、室温付近で成膜した膜の場
合は、Ｔ２は１００℃〜１５０℃程度が望ましい、）尚
、Ｔ２までは昇温速度を５℃／分よりも早くしてよく、
昇温時間の短縮にもなる。

また、第２図（ａ）の場合と同様に、昇温速度は常に一
定である必要はない。また、Ｔ２の前後での昇温速度の
変化もステップ的である必要はなく徐々に昇温速度を変
えてもよい。また昇温速度を変える温度（Ｔ２）は複数
あってもよい。第２図（ｃ）は所定の温度（Ｔ２）まで
昇温した後、Ｔ２で所定の時間保持し、続いて水素化ア
ニール温度である所定の温度Ｔ１まで昇温する場合を示
す、アニール温度より低い温度で所定時間（例えば２０
分〜２時間程度）保持することで水素をよりゆっくり抜
くことができ、欠陥の発生や膜の剥離を抑制することが
できる。Ｔ２は２５０℃〜３５０℃程度が望ましい。　
（基板温度が低く、室温付近で成膜した膜の場合は、Ｔ
２は１５０℃〜２００℃程度が望ましい、）尚、所定の
温度（Ｔ２）は一定に保つ必要はない０例えば５℃／分
よりも遅い昇温速度でゆっくり昇温させてもよい、また
所定の温度に保持する温度（Ｔ２）は複数あってもよい
０例えば２５０℃程度で一旦保持した後で３５０℃程度
で再び保持する等の方法もあり、欠陥の発生や膜の剥離
をより抑制することができる。尚、第２図（ａ）〜（Ｃ
）の内の複数を組み合わせて用いることで、より欠陥の
発生や膜の剥離を抑制することも可能である。また、第
２図（ａ）〜（ｃ）は本実施例の一例であり、本発明は
これに限定されるものではない。

続いて、第１図（ｇ）に示すように、前記キャップ層１
−１０及び非晶質シリコン層１−９をエツチング除去し
た後、ソース領域及びドレイン領域のコンタクト電極１
−１１を形成すれば薄膜トランジスタが完成する。該コ
ンタクト電極材料としてはＡＩやＣｒやＮｉ等の金属材
料を用いる。

本発明により形成した多結晶シリコンＴＦＴ　（ｐｏｌ
ｙ−８ｉ　　ＴＦＴ）ｃ７）電界効果移動度ハＮチャン
ネルで５０　ｃ　ｍ２／Ｖ　−ｓ　（ＬＰ　ＣＶＤ法５
９０℃で多結晶シリコンを形成した場合）〜１６０　ｃ
ｍ２／Ｖ　−ｓ　（プラズマＣＶＤ法で形成した非晶質
シリコンを６００℃で約１７時間固相成長させた場合）
となり、水素ガス雰囲気中でアニールしただけの場合（
〜１０ｃｍ２／Ｖ−ｓ）と比べて大幅な特性向上がなさ
れた。

続いて水素化に伴う閾値電圧制御の問題に関して述べる
。多結晶シリコンＴＰＴを水素化すると、Ｎチャンネル
トランジスタがデプレッション方向にｖｔｈがシフトし
、Ｐチャンネルトランジスタがエンハンスメント方向に
シフトするが、チャンネル領域に１０１５〜１０”／ｃ
ｍ３程度の不純物をドープすることで、ｖｔｈを制御す
ることができる。例えば、第１図において、ゲート電極
を形成する前に、イオンインプラ法等でＢ（ボロン）等
の不純物を１０目〜ｌ　Ｑ　＋　３７　ｃ　ｍ　２程度
のドーズ量で打ち込む等の方法がある。特に、ドーズ量
が前述の値程度であれば、Ｐチャンネルトランジスタ、
Ｎチャンネルトランジスタ共オフ電流が最小になるよう
に、ｖｔｈを制御することができる。従って、０ＭＯ３
型のＴＦＴ＄子を形成する場合においてもＰｃｈ、Ｎｃ
ｈを選択的にチャンネルドープせずに、全面を同一の工
程でチャンネルドープすることもできる。また、前述の
様に、ゲート電極として、従来の熱拡散法によるＮ″ｐ
ｏｌｙ−ｓｉを用いる代わりに、固相成長法等で形成し
たＰ′″ｐｏｌｙ−３ｉを用いることで、チャンネルイ
オンインプラを用いずに、ｖｔｈを制御することもでき
る。

次に、従来の水素プラズマ処理で多発したプラズマ損傷
による不良が、本発明の水素化では、全く発生しない理
由に関して述べる。

水素プラズマ処理で発生するダメージの原因は、今のと
ころ明らかではないが、プラズマ雰囲気中に浸されたこ
とにより、チャージアップが起こり、ゲート膜に電圧が
加わった状態になる。更に、基板温度が３００℃程度と
比較的高いため、一種のＢＴ　（Ｂｉａｓ−Ｔｅｍｐｅ
ｒａｔｕｒｅ）ストレスが加わり、水素プラズマ時間も
１〜２時間程度と長いために、ＴＦＴＯ不良が生じたと
するモデルが現象をよく説明する。

一方、本発明の水素化の方法では、非晶質シリコンをプ
ラズマＣＶＤ法で形成し、アニールによって非晶質シリ
コンから脱離した水素原子によって水素化を行っている
。従って、非晶質シリコン成膜時に上述のようなりＴス
トレスが加わらなければ、ダメージが発生しなくなる。

実際、非晶質シリコンをプラズマＣＶＤ法で成膜しただ
けでは、上述のようなりＴストレスは殆ど加わらず、本
発明で形成したＴＰＴでは、ダメージによる不良を皆無
にすることができた。その理由としては、以下の２点が
考えられる。

（１）水素プラズマ処理と非晶質シリコンの成膜では、
高周波のパワーが１桁間度違うため（２０ｃｍ径の電極
サイズで水素プラズマ処理＝１００〜２００Ｗ、非晶質
シリコンの成膜：　１０〜２０Ｗ）、水素プラズマ処理
程チャージアップが起こりにくい。

（２）水素プラズマ処理では、水素ガスを分解し原子状
水素を供給しながら、熱拡散によって水素原子を多結晶
シリコン層まで拡散させる必要がある。従って、基板温
度を２５０℃〜３５００Ｃ程度の高温に保たなければ、
水素化の効果が激減する。一方、本発明では、原子状水
素の供給とその熱拡散による水素化を、非晶質シリコン
成膜時に行うのではなく、それとは別のアニール工程で
行うため、非晶質シリコン成膜時の基板温度を低温化す
ることが出来る。また、基板温度を低温化（例えば２０
０℃以下）したほうが、低温で水素が脱離しやすいため
、本発明では非晶質シリコンの成膜温度を低温化したほ
うが望ましい。従って、本発明ではＢＴストレスはより
軽減される。

以上述べたように、本発明を応用すれば、ＯＮ電流が大
きく、ＯＦ　Ｆ　ＳＥ流が小さく、サブスレッシュホル
ド領域の立ち上がりが急峻で、信頼性の優れた薄膜トラ
ンジスタをプラズマ損傷等による不良を皆無にして製造
可能となる。更に、本発明によれば、大面積の基板を水
素化することも容易である上、量産性も向上するという
大きな利点がある。

本発明の応用としては、例えば、非単結晶シリコンを素
子材としたＴＰＴによって構成された液晶表示パネル、
密着型イメージセンサ−ドライバー内蔵型のサーマルヘ
ッド、有機系ＥＬ等を発光素子としたドライバー内蔵型
の光書き込み素子や表示素子、三次元ＩＣ等が考えられ
る０本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。更に、実施例で説明
したように、６００℃程度以下の低温プロセスに本発明
を応用することにより、基板として安価なガラスを用い
た大面積で高性能な半導体装置も実現可能となる。

尚、第１図では、ｐｏｌｙ−３ｉＴＦＴ製造工程に本発
明を適用した場合を例としたが、本発明はこれに限定さ
れるものではない０本発明は、チャンネル領域の少なく
とも一部が多結晶である絶縁ゲート型電界効果トランジ
スタ全てに対して有効である。また、チャンネル領域の
少なくとも一部が微結晶であるトランジスタや、スパッ
タ法や蒸着法等で形成した水素化が不十分な非晶質半導
体がチャンネル領域の一部を成すトランジスタにおいて
も本発明は有効である。

また、チャンネル領域が単結晶であっても、三次元ＩＣ
の様に再結晶化または固相成長させたシリコン層に素子
を形成する場合、結晶内に亜粒界等の欠陥を生じ易い、
その場合、本発明に基づく半導体装置の製造方法で、欠
陥の終端化を行うと特性の向上に効果がある。

さらに、ＨＢＴ　（ヘテロバイポーラトランジスタ）等
のへテロ接合界面の欠陥密度の低減に対しても本発明は
有効である。特に、ペテロ接合を形成する二つの半導体
層のうちの少なくとも一方が、非単結晶半導体よりなる
場合は、本発明によるプラズマ処理により、膜中及び界
面の欠陥を同時に低減することが出来る。

また、非単結晶半導体を素子材とした太陽電池・光セン
サやバイポーラトランジスタ、静電誘導トランジスタを
はじめとして本発明は幅広く半導体プロセス全般に応用
することができる。

［発明の効果］以上述べたように、本発明によればｐ　ｏ　ｌ　ｙ　−
５ｉＴＦＴ等のチャンネル領域の少なくとも一部が非単
結晶半導体よりなる絶縁ゲイト型電界効果トランジスタ
の高性能化を、プラズマ損傷等による不良もなく実現で
きる。また、本発明は絶縁ゲイト型電界効果トランジス
タに限らず、半導体プロセス全般に渡り広く応用するこ
とができ、その効果はきわめて大きい。

【図面の簡単な説明】

第１図（ａ）から（ｇ）は、本発明の実施例における薄
膜トランジスタの工程図である。第２図（ａ）から（Ｃ）は、本発明の実施例における昇
温方法の模式図である。１−１　；絶縁性非晶質材料１−２　；非単結晶シリコン薄膜１−９　；非晶質シリコン層１−１　ｏ；　　キャップ層時間時面第２図（ｂ）

Claims

【特許請求の範囲】

（１）絶縁ゲイト型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体よりなる半導体
装置の製造方法において、シリコンを主体とし、水素を
含む非晶質薄膜を形成する工程、該非晶質薄膜上に水素
の拡散係数が非晶質二酸化珪素よりも小さい物質から成
るキャップ層を形成する工程、熱処理によって該非晶質
薄膜中に存在する水素を脱離、拡散させる工程を少なく
とも有し、前記熱処理工程において、非晶質シリコンか
ら水素が脱離を開始する温度から所定のアニール温度ま
での昇温速度を５℃／分よりも小さくしたことを特徴と
する半導体装置の製造方法。
（２）前記熱処理工程の熱処理温度が３００℃〜５００
℃程度であることを特徴とする請求項１記載の半導体装
置の製造方法。
（３）前記シリコンを主体とし、水素を含む非晶質薄膜
をプラズマＣＶＤ法で形成したことを特徴とする請求項
１または請求項２記載の半導体装置の製造方法。
（４）前記シリコンを主体とし、水素を含む非晶質薄膜
をプラズマＣＶＤ法で形成する際の基板温度が２００℃
程度以下であることを特徴とする請求項３記載の半導体
装置の製造方法。
（５）絶縁ゲイト型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体よりなる半導体
装置の製造方法において、シリコンを主体とし、水素を
含む非晶質薄膜を形成する工程、該非晶質薄膜上に水素
の拡散係数が非晶質二酸化珪素よりも小さい物質から成
るキャップ層を形成する工程、熱処理によって該非晶質
薄膜中に存在する水素を脱離、拡散させる工程を少なく
とも有し、前記熱処理工程において、一旦４００℃〜５
００℃程度若しくはそれ以上の温度まで昇温しアニール
する段階と、４００℃程度以下まで冷却し、所定の時間
アニールする段階を少なくとも有することを特徴とする
半導体装置の製造方法。