JPH0395969A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特に、非品質基板上に多
結晶シリコン薄膜を形成してなる電界効果トランジスタ
の高速化に関する。

［従来の技術］ 今日、高密度化・多機能化を目的として非晶質基板上に
半導体素子を形成するｓｏｒ技術の研究が盛んである。

非晶質基板を用いた半導体素子は、非晶質基板上に単結
晶半導体層を形成してなるものと多結晶半導体層を形成
してなるものとに大別することができる。

非晶質基板上に単結晶半導体層を形成する方法としては
、ＳｒＭＯＸ、レーザ再結晶技術等がある。単結晶半導
体層を用いた半導体素子は、薄膜中のトラップが少ない
ので、キャリアの実効移動度が高く、従って素子の高速
化を図ることができるという長所を有する。しかし、こ
の反面、歩留りが悪く、コスト高となるという欠点を有
している． これに対して、非品質基板上に多結晶半導体層を形成し
てなる半導体装置は、コストが低く、効率的に形成でき
る。

第７図は、従来の、非晶買基板上の多結晶半導体層をチ
ャネルに用いたＭＯＳＦＥＴ（以下、ＰＯＬＹ−ＴＰＴ
と記す）の一例を示す概略断面図である。

このようなＰＯＬＹ−ＴＦＴは、一般に、Ｓｉｎ．によ
り形成された非晶質基板１上に、ＬＰＣＶＤ法を用いて
多結晶シリコンｗＡ２（不純物濃度１　ｘ　１　０”ａ
　ｔｏｍｓ／ｃｍ’　、粒径９００人程度）を堆積し、
該多結晶シリコン膜２に対し、一般のＩＣ工程を用いて
、ゲート酸化膜３、ソース・ドレイン領域５．６、ゲー
トｔｆｉ６を順次形成することにより作製される。

［発明が解決しようとする課題］ しかし、このようにして得られたＰＯＬＹ−ＴＰＴは、
実効移動度がｔ（ｃｍ／Ｖ・ｓ）以下と極めて低いとい
う課題を有していた。これは、多結晶半導体の各結晶間
の界面でキャリアをトラップして電気障壁をつくるため
、電流に寄与する実質的なキャリアの濃度（以下、有効
キャリア濃度と記す）が減少すること、および電気障壁
での散乱によりキャリア移動度が低下することに起因す
るものである。

以下、この課題について、詳細に説明する。

一般に、多結晶半導体には、結晶と結晶のぶつかりあっ
た球面にダングリングボンドをはじめとする界面トラッ
プ準位（結晶粒界面準位）が局在している．その界面ト
ラップ準位密度ＱＴの値は、成膜方法、成膜条件によっ
て異なるが、通常、約５ｘ　１　０”　〜５ｘ　１　０
Ｉ２ｃｍ−２である。界面のトラップ準位は、キャリア
をトラップし、結晶粒の一部もしくは全部を空乏化させ
るとともに、電気障壁を形成する．結晶粒の空乏化によ
り、有効キャリア濃度は減少し、また、電気障壁により
キャリア移動度が低下して多結晶半導体の抵抗が高くな
る． このような、多結晶半導体の電気特性上の課題は、ＰＯ
ＬＹ−ＴＰＴの実用化の大きな障害となっていた。

本発明は、有効キャリア濃度が大きく、かつキャリア移
動度が高いＰＯＬＹ−ＴＰＴを提供することを目的とす
る。

［課題を解決するための手段コ 本発明の第１の要旨は、非品質材料により形威された基
体と該基体上に形成された多結晶シリコン薄膜とを少な
くとも有する電界効果トランジスタ構造の半導体装置で
あって、前記多結晶シリコン薄膜内のチャネル部を形成
する部分の不純物濃度Ｎ　（ａｔｏｍｓ／ａｍ３）が、 １　．　　３　ｘ　ｔ　Ｏ−’ｘＱＴ”≦Ｎ≦２×１０
１８（ＱＴ（ｃｍ−”）は結晶粒界面準位密度、以下同
じ）であることを特徴とする半導体装置に存在する。

本発明の第２の要旨は、前記多結晶シリコン薄膜の粒径
が７．７ｘｌＯ’　／ＱＴ　（ｃｍ）以上であることを
特徴とする半導体装置に存在する。

〔作　用］ 本発明によれば、多結晶シリコン薄膜内のチャネル部を
形戒する部分の不純物濃度Ｎ（ａｔｏｍｓ／ｃｍ’）を
、 １．３Ｘ１０−’ＸＱＴ２≦Ｎ≦２Ｘ１０”としたので
、多結晶シリコン薄膜内のキャリア移動度を飛躍的に増
大させると件に有効キャリア濃度を向上させることがで
きる。

また本発明によれば、多結晶シリコン薄膜の粒径を７．
７Ｘ　１　０’　／ＱＴ　（ｃｍ）以上としたので、多
結晶シリコン薄膜内のキやリア濃度を飛躍的に増大させ
ることができる。

以下、本発明について、第２図〜第６図を用いて詳細に
説明する。

（請求項１） 多結晶半導体は、物理的状態として結晶粒内全れのキャ
リアが結晶粒界面準位にトラップされて結晶粒内全域が
空乏状態となるような完全空乏状態と、結晶粒内の一部
のキャリアがトラップされて結晶粒の一部が空乏状態と
なるような部分空乏状態とに大別されるが、部分空乏状
態の領域（以下、部分空乏領域と記す）では、移動度の
要因である電気障壁の高さは、結晶粒界面準位密度およ
び不純物濃度により決定される。

すなわち、不純物濃度が高ければ高いほど電気障壁が低
くなる。その様子を第２図に示す。第２図において、横
軸は不純物濃度を示し、縦軸は電位障壁の高さを示す。

従来のＰＯＬＹ−ＴＰＴの基板濃度Ｎはｌｘｌ　ｏ”ａ
ｔｏｍｓ／ｃｍ程度であり、第２図によりわかるように
電気障壁が最も高い領域である。キャリアはこの電気障
壁を熱放出機構により移動するため、その移動度は電気
障壁の高さに対して指数関数的に変化する。ゆえに、移
動度は電気障壁の低下、すなわち不純物濃度Ｎの増加に
伴ない、指数関数的に改善され、特に、ある不純物濃度
Ｎ．（ａｔｏｍｓ／ｃｍ３）を境に急激に向上する（こ
の不純物濃度を閾不純物濃度Ｎｅと定義する）。

さらに不純物濃度を高くすると、電気障壁はさらに低減
し、移動度は阜結晶シリコンのキャリア移動度とほぼ同
じとなる。その様子を第３図に示す。第３図において横
軸は不純物濃度、縦軸はキャリア移８度を示す。

本願発明者は、Ｅ　Ｓ　Ｒ　ｉｌｌ定などによりをＱＴ
求めて閾不純物濃度との関係を調べた結果、Ｎｅ＝１　
．　　３　Ｘ　１　０−’ＸＱＴ’で与えられるとの知
見を得た。これを第４図に示す。第４図において、横軸
はＱＴ２を示し、縦軸はＮ０を示す。

また、有効キャリア濃度についても、第６図に示すよう
に、従来のＰＯＬＹ−ＴＰＴと比較して飛躍的に増大し
ている．第６図において、横軸は不純物濃度を示し、縦
軸は有効キャリア濃度を示す．また、Ｌは結晶粒径であ
る． しかし、不純物濃度Ｎが２Ｘ１０”ａｔｏｍｓ／　ｃ　
ｍ　’を越えると、結晶内において不純物散乱によるキ
ャリア移動度の低下が顕著になり、全体としてはキャリ
ア移動度が低下し“Ｃしまい、また、高濃度化によるリ
ーク電流の増大、ドレイン耐圧の低下などで実用性がな
くなる．具体的には、不純物濃度Ｎが２ｘｌＯｌ＆ａｔ
ｏｍｓ／ｃｍ３以上の場合、結晶内のキャリア移動度は
不純物濃度Ｎ＝１　０”ａ　ｔｏｍｓ／ｃｍ’のときの
１／５以下になり、また、耐圧は１　２Ｖｏ　ｌ　ｔ程
度にまで低下してしまう。この耐圧劣化は、基準電源が
制限されることにより、シフトレジ・スターなどのスピ
ー　ドおよび振幅の劣化を招く。

このため、デバイスや密着センサなどで実用的な特性を
得るためには、不純物濃度は２Ｘ１０”ａｔｏｍｓ／ｃ
ｍ３が上限となる。

（請求項２） 上述のように、電流量を支配するものとしては移動度と
キャリア濃度（有効キャリア濃度）とがある。例えば、
移動度が単結晶に近い値でも有効キャリア濃度がＸＬ結
晶の半分であれば、ＰＯＬＹ−ＴＰＴの実効移動度は見
かけ上！Ｌ結晶ＴＰＴの半分の値になる。従来のＰＯＬ
Ｙ−ＴＰＴ　（基板濃度Ｎ＝１　０Ｉ５ａｔｏｍｓ／ａ
ｍ３程度）は、有効キャリア濃度がきわめて低く、この
有効キャリア濃度の低さも従来のＰＯＬＹ−ＴＰＴの実
効移動度の低さの要因であった． 有効キャリア濃度は、結晶粒界面準位ＱＴ、不純物濃度
Ｎ、結晶粒径しによって決定される。すなわち、ＱＴの
減少、Ｎの増加、Ｌの増大により有効キャリア濃度を増
加させることができる。従来は、有効キャリア濃度を不
純物濃度の増加のみで増加させていたが、本願発明者は
、粒径を増大させることにより、より効率的に有効キャ
リア濃度を増加させることができるとの知見を得た。第
５図に、ＱＴ＝一定、Ｎ＝パラメータとした有効キャリ
ア濃度と結晶粒径Ｌどの関係を示す。ある粒径Ｌｃ　（
Ｌｅを閾値粒径と定義する）を境にして有効キャリア濃
度は急激に増加し、単結晶シリコンのキャリア濃度と同
程度にまで達する。この閾値粒径Ｌｃは、ＱＴ／Ｎ（ｃ
ｍ）で与えられ、前記に示した良好な電気特性を得られ
る不純物濃度Ｎｅ（１　．　３　Ｘ　１　０　−’Ｘ　
ＱＴ’）の条件下では７．７Ｘ　１　０’　／ＱＴ　（
ａｍ）で与えられる。第６図において、結晶粒径Ｌ＝Ｏ
。１および０．　　２は、粒径が７．　　Ｔ　Ｘ　Ｔ．
　Ｏ’　／ＱＴ　（ｃ　ｍ）よりも小さい場合を示し、
Ｌ＝３．０はこれよりも大きい場合を示す。結晶粒径を
Ｌ以上とすることにより、有効キャリア濃度を単結晶シ
リコンのキャリア濃度とほぼ等しくすることができる。

［実施例１ （実施例！） 本発明の第１の実施例として、多結晶シリコン薄膜の不
純物濃度Ｎ　（　ａ　ｔ　ｏ　ｍ　ｓ　／　ｃ　ｍ　’
　）を、 １．　　３ｘｌＯ−’ｘＱＴ２　≦Ｎ≦２Ｘ１０′８と
したＰＯＬＹ−ＴＰＴを作製した場合について説明する
。

第１図は、本実施例に係わる半導体装置の構成を示す概
略断面図である。図において、４１はＳｉ．Ｎ４基板、
４２は、高濃度多結晶シリコン膜、４３はゲート酸化膜
、４４はゲート電極、４５．４６はソース・ドレイン領
域、４７は層間絶縁膜、４８．４９はソース・ドレイン
アルミ電極、５０はゲートアルミ電極である。

以下、本実施例のプロセス工程を説明する。

■Ｓ　ｉ　Ｎ４基板４１上に、ＬＰＣＶＤ法を用いて、
粒径０．１μｍ、厚さ１μｍの多結晶シリコン膜４２を
堆積させ、ポリッシングにより厚さを０．３μｍにした
。ドーピングガスとしてはＰＨ３を用い、基板濃度は７
ｘ　１　０Ｉ７ａ　ｔｏｍｓ／　ｃ　ｍ　３　とした。

■ついで、熱酸化法により厚さ８００大のＳｉ０２膜を
形成し、フォトリソグラフィーを用いてゲート長１０μ
ｍ、ゲート幅３０μｍのゲート酸化膜４３を形成すると
ともに、セルファラインでＢｌｌをドーズ量１　ｘ　１
　０１５ａ　ｔｏｍｓ／ｃｍ’のイオン打ち込みをした
。

■その後、９００℃で３０分の熱処理によりボロンを基
板まで拡散させ、ソース・ドレイン領域４５．４６を形
成した。

■ゲート電８ｉ４４を形成するポリシリコンをＬＰＧＶ
Ｄで堆積した。

■層間絶縁膜４７としてスパッタリング法の膜を堆積し
、ソース・トレイン、ゲートのコンタクトをあけた。

■最後にアルミをＥＢ蒸着法で蒸着した。

以上のようにして作製した木実施例半導体装置における
多結晶シリコンの結晶粒界面トラップ準位は、ＥＳＲ測
定などによれば、約２Ｘｌ０１２Ｃｍ−’であった。ま
た、不純物濃度はＮ＝７ｘ１　０　”ｃ　ｍ−３であり
、閾不純物濃度，（Ｎｃ＝１．３Ｘ１０”’ＱＴ２＝５
．２Ｘ１０”）よりも大きかった。

このＰ型ＰＯＬＹ−ＴＦＴは、良好な静特性を示し、５
極管領域での移動度（実効移動度）は５　１　（ａｍ’
　／Ｖ　−　ｓ）であった。この値は従来のＰＯＬＹ−
ＴＦＴ実効移動度の５０倍、同じ不純物濃度の単結晶Ｔ
ＰＴの実効移動度の約１／２と、飛躍的に増大していた
。

（実施例２） 次に本発明の第２の実施例として、多結晶シリコン薄膜
の不純物濃度Ｎ　（ａ　ｔｏｍｓ／ｃｍ’　）を、１．
３ｘｌＯ−’ｘＱＴ２　≦Ｎ≦２Ｘ１０”とし、かつ多
結晶シリコン薄膜の粒径を７．７×１　０’　／ＱＴ以
上としたＰＯＬＹ−ＴＰＴを作製した場合について説明
する。

本実施例におけるＰＯＬＹ−ＴＦＴの構戒は、第１図に
示した実施例１のＰＯＬＹ−ＴＦＴと同じとした， 以下、本実施例のＰＯＬＹ−ＴＰＴのＩＣ工程について
説明する。

■Ｓｉ３Ｎ４基板４１上に粒径が３μｍ．厚さ４μｍの
大粒径多結晶シリコン膜４２を堆積させた．堆積方法と
しては、特願昭６２−７３６２９号公報および特開昭６
２−７３６３０号公報に技術開示された方法を用いた。

成長条件は以下の通りである。

ガス系 Ｓ　ｉ　Ｈ２　Ｃｆｌ２；　１　．　　２　（１／ｍｉ
ｎ　）ＨＣｆｌ　　　　　；　１．　　１　（１／ｍｉ
ｎ　）Ｈ，　　　　　　　；　１　００　（１／ｍｉｎ
　）温度　　　　　　；９６０℃ 圧力　　　　　　；１５０Ｔｏｒｒ 時間　　　　　　；１６分 ドーピングガス　．ＰＨ， 基板濃度　　　　；　２　ｘ　ｉ　Ｏ　ｌ７ａｔｏｍｓ
／ｃｍ３■その後、ポリッシングにより膜厚を０．３μ
ｍまで削り、平坦化を行った。

■ついで、熱酸化注により厚さ８００人のＳ　ｉ　０２
　Ｍを形成し、フォトリソグラフィーにより、ゲート長
１０Ｉ．ｔｍ、ゲート幅３０ｔｉｍのゲート酸化膜４３
を設けるとともに、セルファラインでＢ目をドーズ量１
ｘｌＯ”ａｔｏｍｓ／ｃｍ’のイオン打ち込みをした。

■９００℃、３０分の熱処理により、ボロンを基板まで
拡敗させ、ソース・ドレイン領域４５，４６を形成した
。

■ゲート電８ｉ４４のポリシリコンをＬＰＣＶＤ法で堆
積した． ■層管絶縁膜４７としてスパッタリング法のＳｉｎ２膜
を１μｍ堆積し、ソース・ドレイン、ゲートのコンタク
トをあけた。

■最後に、アルミをＥＢ蒸着法で蒸着した。

以上のようにして作製したＰＯＬＹ−ＴＰＴの大粒径多
結晶シリコン膜の結晶界面トラップ準位密度ＱＴは、Ｅ
ＳＲ測定などによれば、１×１　０　ｌ２ｃ　ｒｎ”で
あった。また、不純物濃度Ｎは２ｘ　１　０”ａ　ｔｏ
ｍｓ／ｃｍ３であり、１．３×１０−’ＸＱＴ２　（＝
１．３Ｘ１０”）　を越エテイた。さらに、結晶粒径は
３μｍであり、７．７Ｘ　１　０’　／ＱＴ　（＝０．
　　７　７　μｍ）を越えていた。

本実施例に係わるＰＯＬＹ−ＴＰＴは、非常に良好な静
特性を示し、５８ｉ管領域での実効移動度は１０４ｃｍ
’／Ｖ・Ｓを示した。この値は、従来（７）ＰＯＬＹ−
ＴＰＴ（７）約１００倍、同じ不純物濃度の単結晶ＴＰ
Ｔの移動度の約９割に該当する値である。

さらに、本実施例におけるＰＯＬＹ−ＴＦＴでは、粒径
増大にともなってゲート酸化膜下の欠陥が減少したため
、ＶＴｈの減少とＳ係数の改善も見られた。

［発明の効果３ 以上説明したように、本発明によれば、多結晶シリコン
半導体のキャリア移動度と有効キャリア濃度とを増加さ
せることができるので、ＰＯＬＹ一ＴＦＴの実効移動度
を飛躍的に増大させることができる。

従って本発明によれば、単結晶シリコン半導体を用いた
半導体装置と同等の電気的特性を有する半導体装置を、
多結晶シリコン半導体を用いて作製することができる。

すなわち、高速の半導体装置を非常に安価に提供するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す概略断面図、第２図は
不純物濃度と電気障壁の高さとの関係を示したグラフ、
第３図は不純物濃度と移動度との関係を示したグラフ、
第４図はＮと界面トラップ準位密度との関係を示したグ
ラフ、第５図は有効キャリ７濃度と粒径との関係を示し
たグラフ、第６図は不純物濃度と有効キャリア濃度との
関係を示したグラフ、第７図は従来のＰＯＬＹ−ＴＰＴ
の一例を示す概略断面図である。 １　−−−　Ｓ　ｉ　０　２基板、２　・Ｌ　Ｐ　Ｇ　
Ｖ　Ｄ多結晶シリコン膜、３・・・ゲート酸化膜、４・
・・ゲート電極、５．６・・・ソースメドレイン領域、
４１・・・ＳｉｌＮ４基板、４２・・・高濃度多結晶シ
リコン膜、４３・・・ゲート酸化膜、４４・・・ゲート
電極、４５．４６・・・ソース・ドレイン電極、４７・
・・層間絶縁膜、４８．４９・・・ソース・ドレインア
ルミ電極、５０・・・ゲートアルよ電極。 第 図 ５０ 第 ２ 図 Ｌ　＝ ○Ｅ−４ ［ＣＭ］ １０１４ １０１５ １０１６ １（）１７ １０旧 １０１９ １０２０ １０２１ Ｎ ［／ＣＭ３コ 第 ４ 図 ｏ”ｒｔｏＴ 第３ 図 １０” （）１６ １０１７ １０１８ １０１９ １Ｑ２０ Ｎ （ｉｍｐｕｒｉｔｙ　ｃｏｎｃ） 第 ５ 図 ＱＴ　＝　ｌ．ＯＥ＋１２ ［／ＣＭ２１ 第 ６ 図 （）１４ １０１５ １０１６ （）１７ ○１８ １０１９ （（）２０ １０２１ 第 ア 図

Claims (2)

【特許請求の範囲】
1. （１）非晶質材料により形成された基体と該基体上に形
   成された多結晶シリコン薄膜とを少なくとも有する電界
   効果トランジスタ構造の半導体装置であって、前記多結
   晶シリコン薄膜内のチャネル部を形成する部分の不純物
   濃度Ｎ（ａｔｏｍｓ／ｃｍ＾３）が、 １．３×１０＾−＾７×ＱＴ＾２≦Ｎ≦２×１０＾１＾
   ８（ＱＴ（ｃｍ＾−＾２）は結晶粒界面準位密度、以下
   同じ）であることを特徴とする半導体装置。
2. （２）多結晶シリコン薄膜の粒径が７．７×１０＾７／
   ＱＴ（ｃｍ）以上であることを特徴とする請求項１に記
   載の半導体装置。