JPH03272183A - 多結晶半導体 - Google Patents
多結晶半導体Info
- Publication number
- JPH03272183A JPH03272183A JP7253390A JP7253390A JPH03272183A JP H03272183 A JPH03272183 A JP H03272183A JP 7253390 A JP7253390 A JP 7253390A JP 7253390 A JP7253390 A JP 7253390A JP H03272183 A JPH03272183 A JP H03272183A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurities
- substrate
- crystal grain
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、薄膜トランジスタやダイオードとして有用な
多結晶半導体に関する。
多結晶半導体に関する。
多結晶半導体を用いた薄膜トランジスタやダイオードで
はイオン注入等の方法で不純物の導入を行い、ソース、
ドレイン領域や、ＰＮ接合を作成している。
はイオン注入等の方法で不純物の導入を行い、ソース、
ドレイン領域や、ＰＮ接合を作成している。
多結晶半導体における不純物の拡散速度は単結晶半導体
に比べ非常に速い。これは結晶粒界における不純物の拡
散速度が結晶中の拡散速度の１００〜１万倍にもなるか
らである。薄膜トランジスタを作成する場合、チャンネ
ル部の移動度を大きくするには結晶粒径を大きくする必
要があるが、素子の微細化に伴い、チャンネル幅が狭く
なると、不純物の粒界拡散により実効チャンネル長が短
くなったり、ソース、ドレイン間がショートしてしまっ
たりする。
に比べ非常に速い。これは結晶粒界における不純物の拡
散速度が結晶中の拡散速度の１００〜１万倍にもなるか
らである。薄膜トランジスタを作成する場合、チャンネ
ル部の移動度を大きくするには結晶粒径を大きくする必
要があるが、素子の微細化に伴い、チャンネル幅が狭く
なると、不純物の粒界拡散により実効チャンネル長が短
くなったり、ソース、ドレイン間がショートしてしまっ
たりする。
また、多結晶半導体におけるＰＮ接合は、電気特性が不
安定で、逆バイアスリーク電流が大きく、ブレイク・ダ
ウン電圧のばらつきも大きい。これは、ＰＮ接合付近の
結晶粒径のばらつきや、不純物の粒界拡散による不均一
な接合面が形成されるからである。
安定で、逆バイアスリーク電流が大きく、ブレイク・ダ
ウン電圧のばらつきも大きい。これは、ＰＮ接合付近の
結晶粒径のばらつきや、不純物の粒界拡散による不均一
な接合面が形成されるからである。
このような問題点に対する対応策として接合部を単結晶
化する方法（特開昭６０−１６４６６号）や、ゲート電
極を設けたＰＩＮ型ダイオード（特開平１−２７６７６
６号）が提案されているが、前者は■層の幅の制御が困
難であり、後者は作成プロセスが非常に複雑になってし
まうという欠点がある。
化する方法（特開昭６０−１６４６６号）や、ゲート電
極を設けたＰＩＮ型ダイオード（特開平１−２７６７６
６号）が提案されているが、前者は■層の幅の制御が困
難であり、後者は作成プロセスが非常に複雑になってし
まうという欠点がある。
本発明の目的は、接合部近傍の不純物拡散を制御するこ
とによりＭＯＳトランジスタの短チャンネル化やショー
トを防止し、電気特性の均一なダイオードを提供する点
にある。
とによりＭＯＳトランジスタの短チャンネル化やショー
トを防止し、電気特性の均一なダイオードを提供する点
にある。
そこで、本発明者は前述の欠点を解消するため、鋭意研
究を重ねた結果、不純物導入後の熱処理の前に、不純物
拡散領域の境界付近をアモルファス化して他の領域より
結晶粒径を一層小さくすることにより、粒界拡散を防止
することができることを発見し、本発明にいたったもの
である。
究を重ねた結果、不純物導入後の熱処理の前に、不純物
拡散領域の境界付近をアモルファス化して他の領域より
結晶粒径を一層小さくすることにより、粒界拡散を防止
することができることを発見し、本発明にいたったもの
である。
すなわち、本発明は、
（ａ） Ｐ型半導体領域とＮ型半導体領域との接合領域
あるいは
（ｂ）Ｐ型もしくはＮ型半導体領域とノンドープ半導体
領域との接合領域 における多結晶半導体の結晶粒径（イ）が、他の領域に
おける結晶粒径（ロ）より小さいことを特徴とする多結
晶半導体に関する。なお、（イ）は１０００Å以下が好
ましく、（ロ）はデバイスにもよるが、一般に大きけれ
ば大きいほどよく、現状では数ミクロンのオーダーであ
る。
領域との接合領域 における多結晶半導体の結晶粒径（イ）が、他の領域に
おける結晶粒径（ロ）より小さいことを特徴とする多結
晶半導体に関する。なお、（イ）は１０００Å以下が好
ましく、（ロ）はデバイスにもよるが、一般に大きけれ
ば大きいほどよく、現状では数ミクロンのオーダーであ
る。
第１図を参照しながら、Ｎ型ＭＯ８Ｉ−ランジスタにお
ける本発明の詳細な説明する。
ける本発明の詳細な説明する。
絶縁基板ｌにＬＰＣＶＤ法により多結晶シリコンを６２
０℃で２００ＯＡ堆積したのち熱酸化膜３を１０００入
、多結晶シリコン注入１−４を形成した。
０℃で２００ＯＡ堆積したのち熱酸化膜３を１０００入
、多結晶シリコン注入１−４を形成した。
ゲートをマスクとしてソース、ドレイン領域２にリンを
２ Ｅ １５／ ｃｍ３注入したのち、基板に対して６
０″′の方向からシリコンＳ１＋を６０ＫｅＶ、１１０
ＫｅＶでそれぞれ２Ｅ１５／ｃｍ”注入した。９００℃
１００ｍ１ｎのアニールののち層間絶縁膜、アルミ配線
を４− 行った。
２ Ｅ １５／ ｃｍ３注入したのち、基板に対して６
０″′の方向からシリコンＳ１＋を６０ＫｅＶ、１１０
ＫｅＶでそれぞれ２Ｅ１５／ｃｍ”注入した。９００℃
１００ｍ１ｎのアニールののち層間絶縁膜、アルミ配線
を４− 行った。
１−ランジスタのチャンネル部６の結晶粒径が約５（１
０（ＩＡであったのに対し、シリコン注入でアモルファ
ス化した部分の粒径は１０００Å以下であった。この構
成の１ヘランジスタではアモルファス化した部分で不純
物の拡散が制御されるため、粒界拡散による短チャンネ
ル化を防ぐことができる。
０（ＩＡであったのに対し、シリコン注入でアモルファ
ス化した部分の粒径は１０００Å以下であった。この構
成の１ヘランジスタではアモルファス化した部分で不純
物の拡散が制御されるため、粒界拡散による短チャンネ
ル化を防ぐことができる。
なお、薄膜ダイオードにおいても、第２図に示すように
接合部付近をＳ１４注入によりアモルファス化すること
によって、電気特性の均一なダイオードを得ることがで
きる。
接合部付近をＳ１４注入によりアモルファス化すること
によって、電気特性の均一なダイオードを得ることがで
きる。
本発明により、薄膜トランジスタやダイオードの短チャ
ンネル化や、ショートが防止でき、電気的特性の均一な
薄膜トランジスタやダイオードが提供できた。
ンネル化や、ショートが防止でき、電気的特性の均一な
薄膜トランジスタやダイオードが提供できた。
第１図は、本発明の実施例であるＮ型ＭＯＳトランジス
タの断面図を、第２図は、ＰＮ型薄膜ダイオードのＰ−
型半導体領域とＮ＋型半導体領域との接合領域にＳｊ′
″イオン打込みを行うための説明図である。
タの断面図を、第２図は、ＰＮ型薄膜ダイオードのＰ−
型半導体領域とＮ＋型半導体領域との接合領域にＳｊ′
″イオン打込みを行うための説明図である。
Claims (1)
- 【特許請求の範囲】 １、（ａ）Ｐ型半導体領域とＮ型半導体領域との接合領
域 あるいは （ｂ）Ｐ型もしくはＮ型半導体領域とノンドープ半導体
領域との接合領域 における多結晶半導体の結晶粒径が、他の領域における
結晶粒径より小さいことを特徴とする多結晶半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253390A JPH03272183A (ja) | 1990-03-22 | 1990-03-22 | 多結晶半導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253390A JPH03272183A (ja) | 1990-03-22 | 1990-03-22 | 多結晶半導体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03272183A true JPH03272183A (ja) | 1991-12-03 |
Family
ID=13492082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7253390A Pending JPH03272183A (ja) | 1990-03-22 | 1990-03-22 | 多結晶半導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03272183A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774362A (ja) * | 1993-09-06 | 1995-03-17 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6977392B2 (en) | 1991-08-23 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US7420628B1 (en) | 1991-02-16 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of making an active-type LCD with digitally graded display |
-
1990
- 1990-03-22 JP JP7253390A patent/JPH03272183A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420628B1 (en) | 1991-02-16 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of making an active-type LCD with digitally graded display |
| US6977392B2 (en) | 1991-08-23 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5849611A (en) * | 1992-02-05 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a taper shaped contact hole by oxidizing a wiring |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
| JPH0774362A (ja) * | 1993-09-06 | 1995-03-17 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319215B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| JPH03272183A (ja) | 多結晶半導体 | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPH0350771A (ja) | 半導体装置 | |
| JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
| JPS62104172A (ja) | 半導体装置の製造方法 | |
| JPH0213826B2 (ja) | ||
| JPH0233924A (ja) | 半導体装置 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH03148836A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10275812A (ja) | 半導体装置 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JP3424146B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6057661A (ja) | 半導体装置 | |
| JPS6238869B2 (ja) | ||
| JPH03284878A (ja) | 薄膜トランジスタ | |
| JP3399206B2 (ja) | 半導体層の絶縁分離方法、半導体装置の製造方法および半導体装置 | |
| JP2861576B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| KR100268862B1 (ko) | 반도체소자의 제조방법 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JP2009038208A (ja) | 半導体装置及びその製造方法 | |
| JPH02187035A (ja) | 半導体装置の製造方法 | |
| JPH033246A (ja) | 半導体装置の製造方法 |