JPH039612B2 - - Google Patents

Info

Publication number
JPH039612B2
JPH039612B2 JP60037734A JP3773485A JPH039612B2 JP H039612 B2 JPH039612 B2 JP H039612B2 JP 60037734 A JP60037734 A JP 60037734A JP 3773485 A JP3773485 A JP 3773485A JP H039612 B2 JPH039612 B2 JP H039612B2
Authority
JP
Japan
Prior art keywords
annealing
gaas
volatile
semiconductor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60037734A
Other languages
English (en)
Other versions
JPS6130030A (ja
Inventor
Jon Horu Harorudo
Furanshisu Kiiku Toomasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6130030A publication Critical patent/JPS6130030A/ja
Publication of JPH039612B2 publication Critical patent/JPH039612B2/ja
Granted legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5893—Mixing of deposited material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 次の順序でこの発明を説明する。
A 産業上の利用分野 B 開示の概要 C 従来技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段 F 実施例 G 発明の効果 A 産業上の利用分野 この発明は、多元素化合物半導体の最も揮発性
の高い元素の余剰量制御に好適なアニール方法に
関するものである。さらにこの発明は、多元素化
合物半導体結晶中の注入されたイオン不純物を活
性化させる際にアニール源を使用することに関す
る。
B 開示の概要 この発明により開示されるのは、多元素化合物
半導体の最も揮発性の高い元素の余剰量制御に好
適なイオン注入及びアニール方法である。この方
法においてはアニール源にはすきま(interstice)
が設けられ、さらにイオン源は多元素半導体の最
も揮発性の高い素子を含んでいる。
C 従来技術 多元素化合物半導体物質は半導体デバイスに有
用な電気光学的性質とキヤリア輸送性とを備えて
いるが、一方多元素結晶は加熱等の処理操作に反
応して不純物の位置が影響を受けるのみならず、
結晶の化学量諭も変化するという性質がある。そ
して、集積回路の製造のように処理を受ける結晶
の表面が比較的広い面積に亘る場合、斉一なデバ
イスの歩どまりを保証する為に、結晶表面の諸条
件がその全面に亘つて均一でなければならない。
さて、そのような多元素化合物半導体結晶中
に、半導体の性質を与えるための不純物を導入す
る技術は、イオン注入(ion implantation)とし
て知られている。この技術は、位置決めが正確で
あり室温付近の低処理温度で行われる、という利
点を有するが、結晶の損傷を回復し注入された不
純物を活動化するために、次に高い温度でアニー
ルする工程を必要とする。
すると、回路の集積密度が高まり基板の面積が
増大するにつれて、注入されたイオンの活動化の
ためのアニール工程により基板表面の不均一さが
生じてくる。これの主な原因は、多元素化合物半
導体の成分が局所的に失なわれてしまうことにあ
る。
そこで、イオン注入アニール工程を行う際に、
多元素化合物半導体上に均一な条件を達成する、
という問題を制御すべくいくつかの試みがなされ
ている。
例えば、多元素化合物半導体であるGaAsが処
理の際分解する傾向にあることが当分野で関心を
寄せられている。この分解を防止するために採用
された1つの技術として、結晶表面上にSiO2の
ような被覆層を付着する、ということがある。こ
の技術は、米国特許第4226667号に開示されてい
る。
これに関する別の技術として、米国特許第
3969164号に開示されているように、GaAs自身
の酸化物を使用するようにしたものもある。
このように、従来技術は主として結晶表面の化
学量諭を制御することに指向されている。例えば
米国特許第4135952号では、イオン注入アニール
工程の間に、GaAsの結晶表面をGa溶液中の
GaAs結晶に近接して配置することにより、
GaAsの分解を防止する方法が開示されている。
また、米国特許第4312681号では、GaAsのうち
より揮発しやすい元素を余剰に有しておくのが望
ましいことが示唆されており、すなわち分解を防
止するための余剰の砒素の供給源としてInAsが
使用される。ただしこれらの米国特許第4135952
号と第4312681号に開示された処理では約30分と
いう長いアニール時間が必要である。
Appl.Phys.Lett.38、815 1981年4月、639ペー
ジには、長いアニール工程の間にGaAs中の基板
不純物が拡散するという、有害な影響が認識され
ており、InAsからの余剰なAsの高い圧力を制御
用に使用することが記載されている。
また、デバイス・リサーチ・コンフアレンス
(Device Research Conference)IVA−7−6
月26−28、1982、では、従来の長いイオン注入ア
ニール工程の間にGaAsが選択的に蒸発し、基板
からMnが拡散するということが問題であると報
告されている。
イオンを注入されたガリウム砒素のサンプルに
対してガリウム砒素のウエーハを採用する処理
は、それら2つの間の界面で、純度の高い十分制
御された余剰の砒素源を供給するという点におい
てきわめて好都合である。しかし、砒素は、その
基板と、基板に界面を接するイオン注入されたウ
エーハとで等量分づつ蒸発してゆくので、余剰の
砒素の利得はわずかに2倍でしかなく、このこと
はアニール処理の制御に関して本質的な制約とな
る。
さらに、米国特許第440655号には、GaAsのよ
うな多元素化合物半導体の結晶からなる広い面積
の集積回路デバイス上に、その最も揮発しやすい
元素を均一な濃度で含む固体の結晶を近接して全
面に配置し、短時間アニールすることにより多元
素化合物半導体の注入不純物を活動化させるよう
にした方法が開示されている。例えば、集積回路
の表面にイオンを注入されたGaAs集積回路ウエ
ーハは約800〜900℃で固体砒素の均一な層に近接
して約1〜20分間程度アニールされる。
すると、崇秒間の短い、従来温度のアニール工
程の間に、固体の最も揮発性の高い元素が均一に
制御されたガス源となる。
さらに、現在係層中の米国特許出願第440654号
には、フオトエツチ技術によりGaAsのウエーハ
上に固体砒素源を供給するための装置が開示され
ている。
D 発明が解決しようとする問題点 この発明の目的は、イオンを注入されてアニー
ルされるべきウエーハと接触して揮発性元素の余
剰の蒸気圧を与え、以てウエーハからの元素の揮
発を適宜制御するためのアニール方法を提供する
ことにある。
E 問題点を解決するための方法 この発明は、多元素化合物半導体の最も揮発し
やすい元素の制御された余剰の量を与えるための
イオン注入用アニール源に関する。この多元素半
導体は、少なくともその主平面に接触する部材を
もち、アニール源のその面にすきま(interstice)
が設けられている。さらに、その面は多元素化合
物半導体の最も揮発性の高い元素を含むか、その
最も揮発性の高い元素を含む層で覆われていても
よい。
この発明のアニール方法は次の工程よりなる: (a) 多元素化合物半導体結晶のデバイス領域平面
に半導体の性質を与える不純物を注入し、 (b) すきま(interstice)を設けた部材の主平面
を上記結晶の上記デバイス領域平面と接触する
ように配置し、 (c) 上記部材の蒸発物を上記平面に限定するよう
にして上記部材と上記多元素化合物半導体結晶
とをアニールすること。
このアニールは好適には短時間の上昇温度サイ
クルである。
そして、イオンを注入されたウエーハの、後で
回路領域となる平面全体と均一に接触する、例え
ばAsのような、多元素化合物の最も揮発しやす
い成分は、アニールサイクルの間に蒸発すると、
多元素化合物(例えばGaAs)の元素の侵食を防
止し、拡散により最も揮発しやすい元素(例えば
As)の濃度の変化を阻止し、注入されたドーパ
ント(例えば族の物質)をドナーの位置上に移
動させるために最も揮発性の高い元素(例えば
As)の余剰の蒸気圧を与える働きを行う。
F 実施例 この発明は、イオンを注入されてアニールされ
るべきウエーハに接触して、揮発性の元素の所望
の余剰蒸気圧を得るためのいつくかの技術を含ん
でいる。そして、アニールは比較的短いサイクル
で行なわれる。
さて、便宜上、特定の多元素化合物半導体であ
るGaAsにつき説明を進める。しかし、この発明
がInPやGaAlAsやGaInAsなどの別の多元素化合
物半導体の処理にも適用可能であることを理解さ
れたい。
第1図は、この発明に係る工程を示す図であ
る。この図において、工程1では、多元素化合物
半導体結晶基板にイオンが注入される。この注入
は、あとで集積回路領域となるべき箇所に、半導
体の性質を与えるために行なわれる。このイオン
注入の深さと濃度は、与えられる半導体の性質に
応じて異なる。例えば、シリコンイオンはGaAs
結晶のウエーハに対して50〜200KeVのエネルギ
ーで、濃度が1012〜1014イオン/cm3、深さが1000
〜4000オングストロームになるように打ち込まれ
る。
通常採用される別のn型のドーパントとしては
Se、Ge及びSがある。またP型のドーパントと
しては、例えばZn、Mn、Mg、CdおよびBeがあ
る。これらに対するイオン打ち込み用のエネエル
ギーとその影響はドーパント及び適用例に応じて
幾分異なるが、上に述べた値とは概ね等しい。
工程2では、基板の全面に亘つて、制御された
均一且つ余剰の量の最も揮発性の高い元素を供給
するために、基板がイオン注入アニール源と接触
配置される。
第2図には、1つのタイプのイオン注入アニー
ル源1が示されている。このイオン注入アニール
源1は、この発明によれば、すきま(interstice)
3を設けた表面2を有し、多元素半導体の最も揮
発しやすい元素を含んでいる。この発明の好適な
態様においては、すきま3の数と深さは、そのア
ニール源の突出した表面積が、アニール源の幾何
学的面積の少くとも4倍(好ましくは4〜10倍)
となるように形成される。従つて、係属中の米国
特許出願第440655号に記載されているアニール源
に比較して、Asのような最も揮発しやすい元素
の余剰量が約4〜10倍多く得られるということで
ある。
このアニール源1は、アニールの間に、イオン
注入されたGaAsウエーハに余剰のAsを供給する
ために使用されるGaAsまたはInAsのような化合
物半導体でよい。ともかく、このとき供給される
余剰のAsの量は、平面状または滑らかな平面を
もつGaAsあるいはInAsを使用した場合に対し
て、その表面積が増大した分だけ増加することに
なる。
第3図に示すアニール源1では、さらに、最も
揮発しやすい元素の被覆4が上面に付着されてお
り、こりによりアニールの間に余剰の揮発性の元
素が一層多く得られる。
第2図及び第3図に示されている好適なアニー
ル源は、すきま、あるいは樹枝状の表面をもつ
GaAsまたはInAsである。これらのアニール源
は、基板のすきまに注入された、あるいは被覆層
として形成された、多元素半導体の最も揮発性の
高い、例えはAsのような元素をある量だけ含ん
でいる。好適には、基板上に設けられた多元素半
導体の最も揮発性の高い元素の量は、存在しうる
最大量である。このことは、本発明によつて与え
られる最大の効果である。
GaAsまたはInAsは、滑らかなGaAsまたは
InAsの表面に非等方性のエツチングを施すこと
によつてすきまを有するように粗面化することが
できる。このための好適な例は、GaAsまたは
InAsの基板を約300〜400℃のKOHで約10〜30分
間エツチングすることである。あるいは、特に
GaAsに適するエツチング技術が電気化学学会誌
(Journal of the Electrochemical Society)
Vol.130、p.2427、1983、12月に開示されている。
さらに、GaAsまたはInAsの樹枝状表面はGaAs
またはInAs層の10〜15μmの気相成長によつても
得ることができる。これは、600〜700℃で毎分1
〜3μmの高速で金属CVD法により形成される。
また樹枝状表面は、600〜800℃の温度のもと、毎
分0.5〜3μmの速度でGaAsまたはGa基板上に
AlAs層を気相成長させることによつても形成で
きる。
さらにまた、Asなどの余剰の揮発性元素の源
としと作用する基板はGaAsまたはInAs以外のも
のでもよく、例えば多結晶シリコン、アモルフア
スシリコン、2酸化シリコン、酸化アルミニウ
ム、ゲルマニウム及びタングステンのような金属
を含むシリコンの基板であつてもよい。
上述したように、GaAs、InAsまたはAlAsの
層はCVD法によつて所望の基板上に付着するこ
とができる。余剰のAsの層もまた所望の基板上
に付着することができる。
Asのような、多元素化合物中の最も揮発性の
高い元素は、蒸着、スパツタリングまたはCVD
技術によつて基板上に付着することができる。こ
のときの厚さは0.1〜1μmが好ましい。
第4図には、アニールを行うためのAsを豊富
に含む別の例のアニール源が示されている。この
アニール源に於ては、Si、SiO2、Al2O3またはタ
ングステンの基板5上にCVD法またはプラズマ
CVD法によつて、アモルフアスまたは多結晶シ
リコンが付着される。
その層は、例えばAsH3のようなAsを含む種の
雰囲気中で付着され、するとその層には多層の
Asが含まれる。例えば多結晶シリコン6〜7%
程度のAsを含み、アモルフアスシリコンは10〜
20%程度のAsを含むことになろう。そして、イ
オンを注如されたウエーハと接触して加熱される
と、そのポリシリコンまたはアモルフアスシリコ
ンがAsを発生して、所望の余剰のAs蒸気が供給
される。この基板5もまた、第2図に示すように
表面層6を粗面化することができる。
尚、係属中の米国特許第440655号に記載されて
いるように、イオン注入アニール源にはその裏面
に凹部を形成してもよい。すなわち、凹部を形成
することにより、その凹部の端縁がデバイス形成
用の領域平面に接触し、揮発性元素の蒸気が、限
定された容積中にとどめられる事になる。
さて、第1図に戻つて、工程3では、従来慣用
の温度で短時間のアニール工程が行なわれる。こ
のアニール工程の長さはイオン注入の深さと濃度
とにおおよそ比例する。
このアニール工程の長さは、約900〜1100℃の
間の温度では、通常2〜20秒間という短時間であ
る。
尚、上述した余剰As源は短時間のアニール処
理に特に有用であるが、これらのアニール源は従
来の炉中のアニールにおける余剰As源としても
有用である。例えば、粗面化されたGaAsまたは
InAs基板及びAsを含む多結晶シリコンまたはア
モルフアスシリコンは相当の期間に亘つてAs原
子を放出するので、それらのアニール源は、長時
間のアニールと短時間のアニールのどちらにも適
用可能である。この場合の長時間のアニールと
は、一般的に約800〜850℃で10〜20分間である。
G 発明の効果 以上のように、この発明によれば、多元素半導
体をアニールする際に、その多元素のうち最も揮
発性の高い元素の揮発を防止するために、その元
素を含む部材を上記多元素半導体に近接してアニ
ールする方法において、上記部材の表面を粗面化
し、以てその表面積を増加させることにより、上
記部材から多元素半導体への揮発性の高い元素の
供給を増大させたので、多元素半導体からの揮発
性の高い元素の揮発を効果的に抑えることができ
るという効果がある。
【図面の簡単な説明】
第1図は、本発明の方法の一実施例に係る工程
を示す図、第2図は、アニール源の図、第3図
は、別のアニール源の図、第4図は、さらに別の
アニールの図である。 1……アニール源、2……粗面化された表面。

Claims (1)

  1. 【特許請求の範囲】 1 互いに異なる揮発性をもつ複数の元素からな
    る半導体を、該複数の元素のうち最も揮発性の高
    い元素を含む部材と接触させてともにアニール
    し、以て該半導体からの上記最も揮発性の高い元
    素の揮発を抑えるためのアニール方法において、 上記最も揮発性の高い元素を含む部材の上記接
    触面の表面が、該表面の表面積が該表面の幾何学
    的面積の少なくとも4倍となるように粗面化され
    ていることを特徴とする多元素半導体のアニール
    方法。 2 上記多元素半導体がGaAsである特許請求の
    範囲第1項に記載の多元素半導体のアニール方
    法。 3 上記多元素半導体がGaAlAsである特許請求
    の範囲第1項に記載の多元素半導体のアニール方
    法。 4 上記多元素半導体がGaInAsである特許請求
    の範囲第1項に記載の多元素半導体のアニール方
    法。
JP3773485A 1984-07-12 1985-02-28 多元素半導体のアニ−ル方法 Granted JPS6130030A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63005684A 1984-07-12 1984-07-12
US630056 1984-07-12

Publications (2)

Publication Number Publication Date
JPS6130030A JPS6130030A (ja) 1986-02-12
JPH039612B2 true JPH039612B2 (ja) 1991-02-08

Family

ID=24525582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3773485A Granted JPS6130030A (ja) 1984-07-12 1985-02-28 多元素半導体のアニ−ル方法

Country Status (3)

Country Link
EP (1) EP0169020B1 (ja)
JP (1) JPS6130030A (ja)
DE (1) DE3565861D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199641A (ja) * 1985-02-28 1986-09-04 Oki Electric Ind Co Ltd 化合物半導体素子の製造方法
JPS63112333U (ja) * 1987-01-12 1988-07-19
DE58909880D1 (de) * 1988-05-24 2001-12-20 Unaxis Balzers Ag Vakuumanlage
JP2545591B2 (ja) * 1988-09-30 1996-10-23 国際電気株式会社 ウェーハ処理装置
US5534072A (en) * 1992-06-24 1996-07-09 Anelva Corporation Integrated module multi-chamber CVD processing system and its method for processing subtrates
FR2982071B1 (fr) * 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
CN119372787B (zh) * 2024-12-30 2025-09-30 乌镇实验室 一种大尺寸CoSbS基热电半导体晶体及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650520A (en) * 1979-10-01 1981-05-07 Sony Corp Processing method of semiconductor substrate
US4312681A (en) * 1980-04-23 1982-01-26 International Business Machines Corporation Annealing of ion implanted III-V compounds in the presence of another III-V
JPS57183041A (en) * 1981-05-06 1982-11-11 Nec Corp Annealing method for chemical semiconductor
US4383869A (en) * 1981-06-15 1983-05-17 Rca Corporation Method for enhancing electron mobility in GaAs
US4472206A (en) * 1982-11-10 1984-09-18 International Business Machines Corporation Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing

Also Published As

Publication number Publication date
DE3565861D1 (en) 1988-12-01
EP0169020A1 (en) 1986-01-22
EP0169020B1 (en) 1988-10-26
JPS6130030A (ja) 1986-02-12

Similar Documents

Publication Publication Date Title
EP0269349B1 (en) Method of making an article comprising a buried SiO2 layer
US5795808A (en) Method for forming shallow junction for semiconductor device
US5552332A (en) Process for fabricating a MOSFET device having reduced reverse short channel effects
US6380056B1 (en) Lightly nitridation surface for preparing thin-gate oxides
US5254862A (en) Diamond field-effect transistor with a particular boron distribution profile
US4615766A (en) Silicon cap for annealing gallium arsenide
US6380013B2 (en) Method for forming semiconductor device having epitaxial channel layer using laser treatment
WO1987005152A1 (en) Fabrication of solid-state devices having thin dielectric layers
US4472206A (en) Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing
EP0508679A1 (en) Method for making a silicide layer by ionic implantation and semi semiconductor device thereby produced
Sealy Ion implantation doping of semiconductors
US4267014A (en) Semiconductor encapsulant for annealing ion-implanted GaAs
US4818711A (en) High quality oxide on an ion implanted polysilicon surface
US6686255B2 (en) Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region
JPS6130030A (ja) 多元素半導体のアニ−ル方法
US20230061391A1 (en) Method for producing a superconducting vanadium silicide on a silicon layer
JPS6227727B2 (ja)
US4708883A (en) Annealing process
Parguel et al. Gold diffusion in InP
JPH03131020A (ja) 半導体装置の製造方法
JP3091800B2 (ja) Soi基板の製造方法
JP2664416B2 (ja) 半導体装置の製造方法
JPS60192363A (ja) シヨツトキ障壁接合の製造方法
JPS61248476A (ja) 半導体装置の製造方法
JPS61123133A (ja) 半導体装置と電極形成方法