JPH0396140A

JPH0396140A - Ｒｚ符号同期回路

Info

Publication number: JPH0396140A
Application number: JP1231746A
Authority: JP
Inventors: Yoichi Wakamatsu; 若松　洋一
Original assignee: Nitsuko Corp
Current assignee: NEC Platforms Ltd
Priority date: 1989-09-08
Filing date: 1989-09-08
Publication date: 1991-04-22
Also published as: JPH0574255B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＲＺ符号同期回路に関する。

〔従来の技術〕

送信部から受信部へ伝送路を介して信号を伝送する場合
、周知のように伝送符号が用いられている。この伝送符
号の代表的なものとして、ＮＲＺ（Ｎｏｎ　Ｒｅｔｕｒ
ｎ　ｔｏ　Ｚｅｒｏ）符号やＲ　Ｚ　（Ｒｅｔｕｒｎ　
ｔｏＺｅｒｏ）符号やバイポーラ符号がある。バイボー
ラ符号はＡＭ　Ｉ　（Ａｌｔｅｒｎａｔｅ　Ｍａｒｋ　
Ｉｎｖｅ：ｒｓｉｏｎ）符号とも呼ばれる。

いずれの伝送符号を採用しようとも、信号は伝送路を伝
搬中に種々の歪みをうけるので、受信部で受信された信
号（受信データ）には、ノイズやジッタを含んでいる。

従って、受信部では、受信データからノイズやジッタを
除去したデータを再生する必要がある。

この受信部のデータ再生回路として、従来から、種々の
ものが提案されている。

その１つが、特開昭［１１−２１９２１４号公報に、『
識別器』として開示されている。この開示された識別器
では、受信データがＮＲＺ符号のデータである。この受
信データをスライサで増幅及び振幅制限する。このスラ
イサ出力信号と受信データの伝送速度（データレート）
と等しい受信クロック周波数をもつ受信クロック信号と
をアンドゲートでアンドをとることによりＲＺ符号のデ
ータに変換する。このＲＺ符号のデータとそれを受信ク
ロック信号の周期の１７２の時間だけ遅延部で遅延させ
たデータとをオアゲートでオアをとったデータを識別器
出力とする。この識別器出力は、振幅再生とりタイミン
グの行われたノイズ及び位相ジッタのないデータである
。　また、他のものが、特開昭６０−１８５８５１号公
報に、『データ受信回路における信号復元回路』として
提案されている。この提案された信号復元回路では、受
信データがバイボーラ符号のデータである。このバイボ
ーラ符号のデータは、インタフェース回路によってＲＺ
符号のデータに変換される。この変換されたＲＺ符号の
データは、デューティ比にばらつきがあり、すなわち、
パルス幅（ビット幅）が変化している。

このビット幅が変化しているＲＺ符号のデータを、３つ
のＤタイプフリップフロップとナンドゲートとを有する
信号復元回路で、受信データのデータレートと等しい受
信クロック周波数をもつ受信クロック信号を用いて、Ｎ
ＲＺ符号のデータ（送信情報の“１″，　“０“に対応
して情報パルス信号）を再生している。

〔発明が解決しようとする課題〕

上述した従来のデータ再生回路では、受信クロック信号
は、受信データのデータレートと等しい受信クロック周
波数をもたなければならない。その為、受信クロック信
号と受信データとの同期がとれていない場合には、正確
にデータを再生することができないという欠点がある。

本発明の目的は、受信クロック信号と受信データとの同
期がとれていなくても、一定のビット幅をもつデータを
再生でき、ジッタの補正を行うことができるＲＺ符号同
期回路を提供することにある。　本発明の他の目的は、
再生データに同期したサンプリングクロツク信号を再生
できるＲＺ符号同期回路を提供することにある。

〔課題を解決するための手段〕

本発明によるＲＺ符号同期回路は、ＲＺ符号のデータを
受信データとじて受け、該受信データから受信クロック
信号を用いてデータ幅が一定のデータを再生データとし
て再生し、該再生データに同期したサンプリングクロッ
ク信号を再生するＲ２符号同期回路に於いて、前記受信
クロック信号は、前記受信データのデータレートのほぼ
ｎ倍（ｎ　＆　３）の受信クロック周波数をもち、前記
受信データの立上りを検出し、立上り検出信号を出力す
る立上り検出手段と、前記立上り検出信号を受けた後に
、前記受信クロック信号のｍクロック（２≦ｍ＜ｎ）分
に相当するパルス幅をもつ信号を前記再生データとして
出力する再生データ出力手段と、前記再生データを立下
がらせるためのブリセット信号を発生するプリセット信
号発生手段と、前記ブリセット信号に応答して、予め定
められたカウント値に初期化されると共に、前記受信ク
ロック信号に同期して、“Ｏ′〜　ｎ−１′のカウント
を繰り返し、前記サンプリングクロック信号を発生する
サンプリングクロック信号発生手段とを有することを特
徴とする。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図を参照すると、本発明の一実施例によるＲＺ符号
同期回路は、ＲＺ符号のデータを受信データＤＡＴＡと
して受け、受信データＤＡＴＡから受信クロック信号Ｍ
ＣＫを用いてデータ幅が一定のデータを再生データＳＤ
として再生し、再生データＳＤに同期したサンプリング
クロック信号ＳＣＫを再生する回路である。

本実施例では、受信クロック信号ＭＣＫは、受信データ
ＤＡＴＡのデータレートの８倍の受信クロック周波数を
もつ。

図示のＲＺ符号同期回路は、受信データＤＡＴＡの立上
りを検出し、立上り検出信号ＲＤを出力する立上り検出
回路１１と、立上り検出信号ＲＤを受けた後に、受信ク
ロック信号ＭＣＫの５クロック分に相当するパルス幅を
もつ信号を再生データＳＤとして出力する再生データ出
力回路１２と、再生データＳＤを立下がらせるためのプ
リセット信号ＰＲを発生するブリセット信号発生回路ｌ
３と、ブリセット信号ＰＲに応答して、予め定められた
カウント値である“６゜に初期化されると共に、受信ク
ロック信号ＭＣＫに同期して、“Ｏ゜〜　ｎ−１”のカ
ウントを繰り返し、サンプリングクロック信号ＳＣＫを
発生するサンプリングクロック信号発生回路１４とを有
する。

第２図を参照すると、立上り検出回路１１は、受信デー
タＤＡＴＡとリセット信号ＲＳＴとブリセット信号ＰＲ
とを受け、立上り検出信号ＲＤを出力する。立上り検出
回路１１は、リセット信号ＲＳＴによってアクティブ状
態になる。立上り検出回路１１は、受信データＤＡＴＡ
をクロック人力端子ＣＫ，に受ける′！Ｒ１のＤタイプ
フリップフロップ２１と、リセット信号ＲＳＴとプリセ
ット信号ＰＲとの論理積をとり、第１の論理積結果信号
を出力する第１のアンド回路３１とを有する。

第１の論理積結果信号は第１のＤタイプフリップフロッ
プ２１のリセット端子Ｒ，に接続されている。第１のＤ
タイプフリップフロップ２１のデータ入力端子Ｄ，には
ハイレベルｒＨＪが供給されている。第１のＤタイプフ
リップフロップ２ｌのデータ出力端子Ｑ１から立上り検
出信号ＲＤが出力される。

再生データ出力回路１２は、立上り検出信号ＲＤとリセ
ット信号ＲＳＴとプリセット信号ＰＲと受信クロック信
号ＭＣＫとを受け、再生データＳＤを出力する。再生デ
ータ出力回路１２は、リセット信号ＲＳＴによってアク
ティブ状態になる。

再生データ出力回路１２は、第２乃至第６のＤタイプフ
リップフロップ２２．２３，２４．２５及び２６と、第
２乃至第６のアンド回路３２．３３，３４．３５及び３
６とを有する。

リセット信号ＲＳＴは、第２乃至第６のＤタイプフリッ
プフロップ２２〜２６のリセット端子Ｒ２〜Ｒ６に供給
される。受信クロック信号ＭＣＫは第２乃至第６のＤタ
イプフリップフロップ２２〜２６のクロック入力端子Ｃ
Ｋ２〜ＣＫ．に供給される。

第２のアンド回路３２は、立上り検出信号ＲＤとブリセ
ット信号ＰＲとの論理積をとり、第２の論理積結果信号
を第２のＤタイプフリップフロップ２２のデータ入力端
子Ｄ２に供給する。第２のＤタイプフリップフロップ２
２のデータ出力端子Ｑ２から第１の遅延データが再生デ
ータＳＤとして出力される。第３のアンド回路３３は、
第１の遅延データとプリセット信号ＰＲとの論理積をと
り、第２の論理積結果信号を第３のＤタイプフリップフ
ロップ２３のデータ入力端子Ｄ３に供給する。第３のＤ
タイプフリップフロップ２３のデータ出力端子Ｑ３から
第２の遅延データが出力される。同様に、第４乃至第６
のアンド回路３４〜３６は、それぞれ、第２乃至第４の
遅延データとプリセット信号ＰＲとの論理積をとり、第
４乃至第６の論理積結果信号を第４乃至第６のＤタイプ
フリップフロップ２４〜２６のデータ入力端子Ｄ４〜Ｄ
６に供給する。第４乃至第６のＤタイプフリップフロッ
プ２４〜２６のデータ出力端子Ｑ４〜Ｑ６からは、それ
ぞれ、第３乃至第５の遅延データが出力される。

プリセット信号発生回路１３は、再生データ出力回路１
２から第１乃至第５の遅延データを受け、プリセット信
号ＰＲを発生する。本実施例のプリセット信号発生回路
１３は、第１乃至第５の遅延データのナンドをとり、ナ
ンド結果信号をプリセット信号ＰＲとして出力する第１
のナンド回路４ｌからなる。

第３図を参照すると、サンプリングクロック信号発生回
路１４は、リセット信号ＲＳＴとプリセット信号ＰＲと
受信クロック信号ＭＣＫとを受け、サンプリングクロッ
ク信号ＳＣＫを出力する。サンプリングクロック信号発
生回路１４は、リセット信号ＲＳＴによってアクティブ
状態になる。サンプリングクロック信号発生回路ｌ４は
、第７乃至第１０のＤタイプフリップフロップ２７．２
８．２９及び２１０と、第７のアンド回路３７と、第２
乃至第４のナンド回路４２．４３及び４４と、第１乃至
第６のオア回路５１．５２．５３，５４．５５及び５６
と、第１及び第２の排他的ノア回路６１及び６２と、第
１及び第２のインバータ回路７ｌ及び７２とを有する。

プリセット信号ＰＲは、第１のインバータ回路７１で反
転された後、第１０のＤタイプフリップフロップ２１０
のクロック入力端子ＣＫ＋ｏに供給される。リセット信
号ＲＳＴは、第１０のＤタイプフリップフロップ２１０
のリセット端子Ｒ．ｏに供給される。受信クロック信号
ＭＣＫは、第２のインバータ回路７２で反転された後、
第７乃至第９のＤタイプフリップフロップ２７〜２つの
クロック入力端子ＣＫ７〜ＣＫ，に供給される。第１０
のＤタイプフリップフロップ２１０のデータ人力端子Ｉ
）ｔｏにはハイレベルｒＨＪの信号が供給されている。

第１０のＤタイプフリップフロップ２１０のデータ出力
端子Ｑ　１ｏからはカウンタ開始信号が出力される。こ
のカウンタ開始信号は、第７乃至第９のＤタイプフリッ
プフロップ２７〜２９のリセット端子Ｒ７〜Ｒ９に供給
される。

プリセット信号ＰＲは、第１，第３及び第５のオア回路
５１．５３及び５５の一方の入力端子に供給され、第１
のインバータ回路７１の出力は、第２，第４及び第６の
オア回路５２．５４及び５６の一方の入力端子に供給さ
れる。第１のオア回路５１の他方の人力端子にはハイレ
ベルｒＨＪの信号が供給され、第３及び第５のオア回路
５３及び５５の他方の人力端子にはロウレベルｒＬＪの
信号が供給される。

第７乃至第９のＤタイプフリップフロツプ２７〜２９は
３ビットカウンタを構成し、第７のＤタイプフリップフ
ロップ２７の出力端子Ｑ７は最下位桁（第Ｏ番目）のビ
ットを出力し、第８のＤタイプフリップフロツブ２８の
出力端子Ｑ８は第１番目のビットを出力し、第９のＤタ
イププリップフロップ２つの出力端子Ｑ，は最上位桁（
第２番目のビットを出力する。

第２のオア回路５２の他方の人力端子には、３ビットカ
ウンタの第Ｏ番目のビットが供給される。

３ビットカウンタの第０番目と第１番目のビットは、第
１の排他的ノア回路６１で排他的ノアがとられた後、第
４のオア回路５４の他方の入力端子に供給される。３ビ
ットカウンタの第０番目と第１番目のビットは、また、
第７のアンド回路３７でアンドがとられ、第７のアンド
回路３７の出力と３ビットカウンタの第２番目のビット
は、第２の排他的ノア回路６２で排他的ノアがとられた
後、第６のオア回路５６の他方の入力端子に供給される
。

第１及び第２のオア回路５１及び５２の出力は、第２の
ナンド回路４２でナンドがとられた後、第７のＤタイプ
フリップフロップ２７のデータ人力端子Ｄ７に供給され
る。第３及び第４のオア回路５３及び５４の出力は、第
３のナンド回路４３でナンドがとられた後、第８のＤタ
イプフリップフロップ２８のデータ入力端子Ｄ８に供給
される。

第５及び第６のオア回路５５及び５６の出力は、第４の
ナンド回路４４でナンドがとられた後、第９のＤタイプ
フリップフロツブ２９のデータ入力端子Ｄ９に供給され
る。

第９のＤタイプフリップフロップ２つの出力端子Ｑ９か
ら出力されるカウンタの第２番目のビットは、サンプリ
ングクロック信号ＳＣＫとして出力される。

このような構成のサンプリングクロック信号発生回路１
４では、プリセット信号ＰＲがハイレベルｒＨＪの間は
、３ビットカウンタは受信クロック信号ＭＣＫに同期し
て″０″〜″７″のカウントを繰り返すが、ブリセット
信号ＰＲがロウレベルｒＬＪのときに、予め定められた
カウント値である“６″に初期化（ブリセット）される
。

以下、本実施例の動作について、第４図乃至６図のタイ
ムチャートを参照して説明する。第４図は、受信データ
ＤＡＴＡのビット幅が変化した場合のタイムチャートで
あり、第５図は受信クロツク信号ＭＣＫが進み位相の場
合（即ち、受信クロック信号ＭＣＫのクロツク周波数が
受信データＤＡＴＡのデータレートの８倍より低く、６
倍の場合）のタイムチャートを示し、第６図は受信クロ
ック信号ＭＣＫが遅れ位相の場合（即ち、受信クロツク
信号ＭＣＫのクロツク周波数が受信データＤＡＴＡのデ
ータレートの８倍より高く、１０倍の場合）のタイムチ
ャートを示す。

先ず、第４図を参照して、受信データＤＡＴＡのビット
幅が変化した場合の動作について説明する。

リセット信号ＲＳＴに応答して、即ち、リセット信号Ｒ
ＳＴがハイレベルｒＨＪになると、立上り検出回路１１
と、再生データ出力回路１２と、サンプリングクロック
信号発生回路１４はアクティブ状態になる。なお、この
時点において、第２乃至第６のＤタイプフリツブフ口，
，プ２２〜２６のデータ出力端子Ｄ２〜Ｄ６は全て口ウ
レベルｒＬＪなので、データ出力端子Ｄ２〜Ｄ６が全て
ハイレベルｒＨＪにならない間は、プリセット信号発生
回路１３は、プリセット信号ＰＲを発生せず、即ち、プ
リセット信号ＰＲはハイレベルｒＨＪである。

この状態において、立上り検出回路１１は、受信データ
ＤＡＴＡの立上がりを検出して、立上り検出信号ＲＤを
出力する。

再生データ出力回路１２の第２のＤタイプフリップフロ
ツプ２２は、受信クロック信号ＭＣＫの立上りでハイレ
ベルｒＨＪの立上り検出信号ＲＤをセットし、ハイレベ
ルｒＨＪの第１の遅延信号を再生データＳＤとして出力
する。第２のＤタイプフリップフロップ２２は、プリセ
ット信号ＰＲがハイレベルｒＨＪの間、ハイレベルｒＨ
Ｊの再生データＳＤを出力し続ける。

再生データ出力回路１２の第３のＤタイプフリップフロ
ップ２３は、受信クロツク信号ＭＣＫの立上りでハイレ
ベルｒＨＪの第１の遅延信号をセットし、ハイレベルｒ
ＨＪの第２の遅延信号を出力する。同様に、第４乃至第
６のＤタイブフリ・ソブフロツプ２４〜２６は、受信ク
ロツク信号ＭＣＫの立上りでハイレベルｒＨＪの第２乃
至第４のの遅延信号をセットし、ハイレベルｒＨＪの第
３乃至第５の遅延信号を出力する。

第１乃至第５の遅延信号が全てノ＼イレベルｒＨＪにな
ると、プリセット信号発生回路１３は、ブリセット信号
ＰＲを発生し、すなわちプリセット信号ＰＲはロウレベ
ルｒＬＪとなる。

このブリセット信号ＰＲに応答して、第１０のＤタイプ
フリップフロップ２１０はカウンタ開始ｆＪ号を３ビッ
トカウンタに送出し、３ビットカウンタにカウント動作
を行なわせる。

このブリセット信号ＰＲのロウレベルｒＬＪの間の受信
クロック信号ＭＣＫの立上りで第２乃至第６のＤタイプ
フリップフロツブ２２〜２６は、ロウレベルｒＬＪのブ
リセット信号ＰＲをセットし、それらの出力端子Ｑ２〜
Ｑ６から出力される第１乃至第５の遅延信号はロウレベ
ルｒＬＪとなる。これら第１乃至第５の遅延信号がロウ
レベルｒＬＪになると、プリセット信号発生回路１３は
、ブリセット信号ＰＲの発生を停止し、即ち、プリセッ
ト信号ＰＲはハイレベルｒＨＪとなる。

一方、ブリセット信号ＰＲに応答して、アクティブ状態
となったサンプリングクロック信号発生回路１４の３ビ
ットカウンタには、受信クロック信号ＭＣＫの立下がり
で、初期値“６“がブリセットされる。即ち、３ビット
カウンタを構或する第７乃至第９のＤタイプフリップフ
ロップ２７〜２つのデータ出力端子Ｑ７〜Ｑ，は、それ
ぞれ、ロウレベル「Ｌ」、ハイレベル「Ｈ」、ハイレベ
ルｒＨＪとなる。それ以後、サンプリングクロック信号
発生回路１４の３ビットカウンタは、受信クロック信号
ＭＣＫに同期して、“７”，“０”“１゜　・・・　“
５”とカウントし、３ビットカウンタが“５″となった
ときに、プリセット信号ＰＲが送出される。従って、サ
ンプリングクロック信号発生回路１４の３ビットカウン
タは、受信クロック信号ＭＣＫの立下がりで、再び、“
６゜にプリセットされる。このように、３ビットカウン
タは、“６”　　′７”０”　　″１′．・・・“６”
のように、受信クロック信号ＭＣＩのクロック周期の８
倍の周期でカウントを繰り返すので、再生データＳＤに
同期したサンプリングクロック信号ＳＣＫを得ることが
できる。

以後の動作は同様である。このように、受信データＤＡ
ＴＡのビット幅が変化しても、常に、受信クロック信号
ＭＣＫの５クロック分に相当する一定のビット幅を有す
る再生データＳＤを得ることができる。また、再生デー
タＳＤに同期したサンプリングクロック信号ＳＣＫを得
ることができる。本例の場合、受信クロック信号ＭＣＫ
が受信データＤＡＴＡのデータレートの８倍の受信クロ
ック周波数をもっているので、サンプリングクロック信
号ＳＣＫは、第４図に示されるように、再生データＳＤ
のちょうど真ん中で立上っている。

第５図を参照して、受信クロック信号ＭＣＩが進み位相
の場合（即ち、受信クロック信号ＭＣＫの受信クロック
周波数が受信データＤＡＴＡのデータレートの６倍の場
合）の動作について説明する。

立上り検出回路１１、再生データ出力回路１２及びプリ
セット信号発生回路１３の動作は、第４図を参照して説
明したのと同様なので、これらの説明については省略し
、サンプリングクロック信号発生回路１４の動作につい
て詳しく説明する。

本例の場合、受信クロック信号ＭＣＫの受信クロック周
波数が受信データＤＡＴＡのデータレートの６倍である
ので、３ビットカウンタが′６“にブリセットされ、以
後ｍ７“．“０“１”“２“，“３″とカウントするが
、３ビットカウンタが“３“となったときに、ブリセッ
ト信号ＰＲが送出される。従って、サンプリングクロッ
ク信号発生回路１４の３ビットカウンタは、受信クロッ
ク信号ＭＣＫの立下がりで、“４”をカウントせず、“
６＃にプリセットされる。このように、３ビットカウン
タは、′６２，　“７“　　′Ｏｍ，・・　“３”，“
６″というように、受信クロック信号ＭＣＩの夕ロック
周期の６倍の周期でカウントを繰り返すので、再生デー
タＳＤに同期したサンプリングクロック信号ＳＣＫを得
ることができる。

第６図を参照して、受信クロック信号ＭＣＫが遅れ位相
の場合（即ち、受信クロック信号ＭＣＫの受信クロック
周波数が受信データＤＡＴＡのデータレートの１０倍の
場合）の動作について説明する。

本例の場合、受信クロック信号ＭＣＫの受信クロック周
波数が受信データＤＡＴＡのデータレートの１０倍であ
るので、３ビットカウンタが“６”にブリセットされ、
以後、“７”，“０”，“１”・・・，“５”とカウン
トするが、３ビットカウンタが“５”となっても、プリ
セット信号ＰＲが送出さない。従って、３ビットカウン
タは、さらに“６“，“７”とカウントをし続け、３ビ
ットカウンタが“７“なったときに、プリセット信号Ｐ
Ｒが送出される。従って、サンプリングクロック信号発
生回路１４の３ビットカウンタは、受信クロック信号Ｍ
ＣＫの立下がりで、“Ｏ“をカウントせず、“６゛にプ
リセットされる。このように、３ビットカウンタは“６
″，“７＃，“０”・・・　　“５°　　“６゜　　“
７“　　″６”というように、受信クロック信号ＭＣＫ
のクロック周期の１０倍の周期でカウントを繰り返すの
で、再生データＳＤに同期したサンプリングクロック信
号ＳＣＫを得ることができる。

〔発明の効果〕

以上の説明で明らかなように、本発明によれば、受信デ
ータの立上りを検出し、検出した時点から受信データの
データレートのｎ倍の受信クロック信号にて、ｍ（ｍ＜
ｎ）クロック分データを伸ばしているので、常に、一定
のビット幅をもつデータを再生することができる。また
、再生データの立下がりで、初期値にブリセットされ、
受信クロック信号に同期したカウンタを用いて、サンプ
リングクロック信号を再生しているので、受信クロック
信号の受信クロック周波数が、受信データに対して位相
が進んだり、遅れたりしても、常に、再生データに同期
したサンプリングクロック信号を得ることができる。

ンプリグクロック信号発生回路。

【図面の簡単な説明】

第１図は本発明の一実施例によるＲＺ符号同期回路の構
成を示すブロック図、第２図は第１図中の立上り検出回
路、再生データ出力回路、及びブリセット信号発生回路
の構成を示す回路図、第３図は第１図中のサンプリング
クロック信号発生回路の構或を示す回路図、第４図乃至
第６図は本実施例の動作を説明するためのタイムチャー
トで、第４図は受信データのビット幅が変化した場合の
タイムチャート、第５図は受信クロック信号が進み位相
の場合のタイムチャート、第６図は受信クロック信号が
遅れ位相の場合のタイムチャートである。

Claims

【特許請求の範囲】１、ＲＺ符号のデータを受信データとして受け、該受信
データから受信クロック信号を用いてデータ幅が一定の
データを再生データとして再生し、該再生データに同期
したサンプリングクロック信号を再生するＲＺ符号同期
回路に於いて、前記受信クロック信号は、前記受信データのデータレー
トのほぼｎ倍（ｎ≧３）の受信クロック周波数をもち、前記受信データの立上りを検出し、立上り検出信号を出
力する立上り検出手段と、前記立上り検出信号を受けた後に、前記受信クロック信
号のｍクロック（２≦ｍ＜ｎ）分に相当するパルス幅を
もつ信号を前記再生データとして出力する再生データ出
力手段と、前記再生データを立下がらせるためのプリセット信号を
発生するプリセット信号発生手段と、前記プリセット信
号に応答して、予め定められたカウント値に初期化され
ると共に、前記受信クロック信号に同期して、“０”〜
“ｎ−１”のカウントを繰り返し、前記サンプリングク
ロック信号を発生するサンプリングクロック信号発生手
段とを有することを特徴とするＲＺ符号同期回路。