JPH0397747U - - Google Patents
Info
- Publication number
- JPH0397747U JPH0397747U JP450590U JP450590U JPH0397747U JP H0397747 U JPH0397747 U JP H0397747U JP 450590 U JP450590 U JP 450590U JP 450590 U JP450590 U JP 450590U JP H0397747 U JPH0397747 U JP H0397747U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- detection circuit
- invalid
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims 3
- 239000013256 coordination polymer Substances 0.000 claims 2
- 230000001934 delay Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
第１図及び第２図はこの考案の一実施例を示す
図、第３図及び第４図はこの考案の別の実施例を
示す図、第５図及び第６図は従来の例を示す図で
ある。 ２……ＣＰＵ、３……メモリ、４……アドレス
、５……データ、６……ライト信号、７……アド
レスデコーダ、８……メモリセレクト信号、９…
…不正アドレス検出回路、１０……誤り検出信号
、１１……故障検出回路、１２……故障信号、１
３……遅延回路、１７……ゲート回路。なお、図
中、同一符号は同一または相当部分を示す。
図、第３図及び第４図はこの考案の別の実施例を
示す図、第５図及び第６図は従来の例を示す図で
ある。 ２……ＣＰＵ、３……メモリ、４……アドレス
、５……データ、６……ライト信号、７……アド
レスデコーダ、８……メモリセレクト信号、９…
…不正アドレス検出回路、１０……誤り検出信号
、１１……故障検出回路、１２……故障信号、１
３……遅延回路、１７……ゲート回路。なお、図
中、同一符号は同一または相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 演算を実行するＣＰＵ、データ及びプログ
ラムを格納するメモリ、ＣＰＵがメモリをアクセ
スする時に出力するメモリアドレスが正しいか誤
りかを検出する不正アドレス検出回路、この不正
アドレス検出回路が出力する誤り検出信号を受信
してＣＰＵに誤りを通報する故障検出回路、ＣＰ
Ｕから出力されるメモリアドレスとデータとライ
ト信号を遅延させる遅延回路、遅延後のアドレス
をメモリセレクト信号を符号化するアドレスデコ
ーダ、遅延後のライト信号を不正アドレス検出回
路の判定結果によつてメモリへ転送するか否かを
制御するゲート回路より構成され、メモリへデー
タをライトする時に不正アドレスを検出した場合
不正アドレス検出回路によつてゲート回路を制御
してライト信号を停止させ、メモリの不正アドレ
スにデータを書き込めないようにしたことを特徴
とするメモリ保護回路。 (2) 演算を実行するＣＰＵ、データ及びプログ
ラムを格納するメモリ、ＣＰＵがメモリをアクセ
スする時に出力するメモリアドレスが正しいか誤
りかを検出する不正アドレス検出回路、この不正
アドレス検出回路が出力する誤り検出信号を受信
してＣＰＵに誤りを通報する故障検出回路、ＣＰ
Ｕから出力されるメモリアドレスとデータとライ
ト信号を遅延させる遅延回路、遅延後のアドレス
をメモリセレクト信号に符号化するアドレスデコ
ーダ、アドレスデコーダからのメモリセレクト信
号を不正アドレス検出回路の判定結果によつてメ
モリへ転送するか否かを制御するゲート回路より
構成され、メモリへデータをライトする時に不正
アドレスを検出した場合、不正アドレス検出回路
によつてゲート回路を制御してメモリセレクト信
号を停止させ、メモリの不正アドレスにデータを
書き込めないようにしたことを特徴とするメモリ
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP450590U JPH0397747U (ja) | 1990-01-22 | 1990-01-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP450590U JPH0397747U (ja) | 1990-01-22 | 1990-01-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0397747U true JPH0397747U (ja) | 1991-10-08 |
Family
ID=31508250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP450590U Pending JPH0397747U (ja) | 1990-01-22 | 1990-01-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0397747U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071550A1 (en) * | 2002-02-25 | 2003-08-28 | Renesas Technology Corp. | Semiconductor integrated circuit device |
-
1990
- 1990-01-22 JP JP450590U patent/JPH0397747U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071550A1 (en) * | 2002-02-25 | 2003-08-28 | Renesas Technology Corp. | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0355286A3 (en) | Checkpoint retry mechanism | |
| KR910001514A (ko) | 마이크로 프로세서 리세트 회로 및 방법과 컴퓨터 시스템 | |
| EP0348240A3 (en) | Microprocessor equipped with parity control unit on same chip | |
| JPH0397747U (ja) | ||
| JPH0393949U (ja) | ||
| JPH0390346U (ja) | ||
| ZA895855B (en) | Method for error protection in storage systems of data processing systems,particularly telephone switching systems | |
| JPH0393950U (ja) | ||
| JPH0321135U (ja) | ||
| JPS6121695Y2 (ja) | ||
| JPH0670775B2 (ja) | エラ−検出・訂正システム | |
| JPS5622291A (en) | Bit error correction method for memory | |
| JP2003248594A (ja) | データ誤りチェックシステム | |
| JP2570170Y2 (ja) | 情報処理装置 | |
| JPS6234358Y2 (ja) | ||
| JPH0266652A (ja) | キャッシュメモリ | |
| JPH0250757U (ja) | ||
| JPS6384647U (ja) | ||
| JPS5622281A (en) | Buffer memory control system | |
| JPH03104234U (ja) | ||
| JPS61121146A (ja) | メモリプロテクト方式 | |
| KR930007148A (ko) | 교환시스템의 데이타 베이스 로딩 및 백업방법 | |
| JPS62151653U (ja) | ||
| JPS62280949A (ja) | メモリ誤書込み防止回路 | |
| JPH03107748U (ja) |