JPH0398336A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH0398336A JPH0398336A JP1236217A JP23621789A JPH0398336A JP H0398336 A JPH0398336 A JP H0398336A JP 1236217 A JP1236217 A JP 1236217A JP 23621789 A JP23621789 A JP 23621789A JP H0398336 A JPH0398336 A JP H0398336A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- frame synchronization
- circuit
- frame
- synchronization circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフレーム同期回路、特に時分割多重伝送方式の
高次群におけるフレーム同期回路に関する。
高次群におけるフレーム同期回路に関する。
従来、この種のフレーム同期回路は、復調された複数の
信号全列に多重化されているフレーム同期信号を監視し
て同期を確立し、同期の確立後も上述の複数の信号全列
を監視して、フレーム同期の不一致および一致回数を調
らべ同期の前方保護および後方保護を行なっている。
信号全列に多重化されているフレーム同期信号を監視し
て同期を確立し、同期の確立後も上述の複数の信号全列
を監視して、フレーム同期の不一致および一致回数を調
らべ同期の前方保護および後方保護を行なっている。
第２図は従来のフレーム同期回路の代表的なブロック図
で、復調器１から復調されたＮ列の出力信号（Ｎ≧２：
Ｎは整数〉１０はフレーム同期回路２と次の処理回路と
に出力される。フレーム同期回路２は復調器１からの復
調されたＮ列の出力信号１０を入力し、重畳されている
フレーム同期信号によりフレーム同期を確立する。
で、復調器１から復調されたＮ列の出力信号（Ｎ≧２：
Ｎは整数〉１０はフレーム同期回路２と次の処理回路と
に出力される。フレーム同期回路２は復調器１からの復
調されたＮ列の出力信号１０を入力し、重畳されている
フレーム同期信号によりフレーム同期を確立する。
以上の構成において、フレーム同期信号の検出確率を上
げ、同期引込み時間を短縮するために、フレーム同期回
路２は復調器１から出力されたＮ列の出力信号の全列を
監視して同期を確立しており、同期確立後もＮ列の出力
信号の全列を監視し、同期保護を行っている。
げ、同期引込み時間を短縮するために、フレーム同期回
路２は復調器１から出力されたＮ列の出力信号の全列を
監視して同期を確立しており、同期確立後もＮ列の出力
信号の全列を監視し、同期保護を行っている。
上述した従来のフレーム同期回路は、フレーム同期確立
時にフレーム同期信号の検出確率を上げるために複数の
出力信号の全列を監視して同期を確立し、同期確立後も
出力信号の全列を監視している。このため、回線品質劣
化時においてはフレーム同期信号の誤り検出確率が上が
る反面同期保護特性が劣化するという問題点がある。
時にフレーム同期信号の検出確率を上げるために複数の
出力信号の全列を監視して同期を確立し、同期確立後も
出力信号の全列を監視している。このため、回線品質劣
化時においてはフレーム同期信号の誤り検出確率が上が
る反面同期保護特性が劣化するという問題点がある。
本発明の目的は上述の問題点を解決するためになされた
もので、同期復帰時間か短く、同時に同期保護特性が良
好であるフレーム同期回路を得ることにある。
もので、同期復帰時間か短く、同時に同期保護特性が良
好であるフレーム同期回路を得ることにある。
本発明のフレーム同期回路は、複数列のそれぞれにフレ
ーム同期信号を挿入して多重分離を行う時分割多重化シ
ステムのフレーム同期方式において、多重分離された出
力信号列を入力してフレーム同期を確立するフレーム同
期回路と、このフレーム同期回路からのフレーム同期情
報により、このフレーム同期回路に入力される前記出力
信号列の数を変える切替回路とを備えることにより構成
される。
ーム同期信号を挿入して多重分離を行う時分割多重化シ
ステムのフレーム同期方式において、多重分離された出
力信号列を入力してフレーム同期を確立するフレーム同
期回路と、このフレーム同期回路からのフレーム同期情
報により、このフレーム同期回路に入力される前記出力
信号列の数を変える切替回路とを備えることにより構成
される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図において、復調器１により復調されたＮ列の出力
信号（Ｎ≧２：Ｎは整数）１０は、切替回路４と次の処
理回路とに出力される。切替回路４は復調器１により復
調されたＮ列の出力信号１０を入力し、Ｎ列またはＭ列
の出力信号（Ｍ≦Ｎ：Ｍは１以上の整数＞１０をフレー
ム同期回咄３へ出力する。切替回Ｆｌ＠ ４の出力信号
１０のＮ列数はフレーム同期回路３から出力されるフレ
ーム同期情報■４によりＭ列数に切替わる。
信号（Ｎ≧２：Ｎは整数）１０は、切替回路４と次の処
理回路とに出力される。切替回路４は復調器１により復
調されたＮ列の出力信号１０を入力し、Ｎ列またはＭ列
の出力信号（Ｍ≦Ｎ：Ｍは１以上の整数＞１０をフレー
ム同期回咄３へ出力する。切替回Ｆｌ＠ ４の出力信号
１０のＮ列数はフレーム同期回路３から出力されるフレ
ーム同期情報■４によりＭ列数に切替わる。
以上の回路構戒において、フレーム同期回路３は切替回
路４から出力されるＮ列の出力信号１０の全列を監視し
て同期を確立するため、フレーム同期信号の検出確率が
高く同期引込み時間が短い。
路４から出力されるＮ列の出力信号１０の全列を監視し
て同期を確立するため、フレーム同期信号の検出確率が
高く同期引込み時間が短い。
同期確立後は、フレーム同期回路３からフレーム同期情
報１４が出力され、切替回路４から出力される出力信号
１０の列数がＭ （Ｍ＞Ｎ）列に切替わる。このとき、
フレーム同期回路３内の図示していない同期保護回路も
Ｍ列に対応するように制御される。従って、Ｎ列中のＭ
列を監視して同期保護を行うので、回線品質劣化時にフ
レーム同期信号の誤り検出確率を抑えることができ、同
期保護特性を良好に保つこととなる。
報１４が出力され、切替回路４から出力される出力信号
１０の列数がＭ （Ｍ＞Ｎ）列に切替わる。このとき、
フレーム同期回路３内の図示していない同期保護回路も
Ｍ列に対応するように制御される。従って、Ｎ列中のＭ
列を監視して同期保護を行うので、回線品質劣化時にフ
レーム同期信号の誤り検出確率を抑えることができ、同
期保護特性を良好に保つこととなる。
以上説明したように本発明におけるフレーム同期回路は
、複数信号の全列を監視して同期の確立をはかるので同
期引込み時間は短く、同期確率後は複数信号列の一部の
みを監視するよう切替わるため、従来の全列監視による
同期保護に比べて、回線品質劣化時におけるフレーム同
期信号の符号誤りを検出できる確率は低下して、同期保
護特性は良好となる効果がある。
、複数信号の全列を監視して同期の確立をはかるので同
期引込み時間は短く、同期確率後は複数信号列の一部の
みを監視するよう切替わるため、従来の全列監視による
同期保護に比べて、回線品質劣化時におけるフレーム同
期信号の符号誤りを検出できる確率は低下して、同期保
護特性は良好となる効果がある。
図は従来のフレーム同期回路の代表的なブロック図であ
る。
る。
１・・・復調器、２，３・・・フレーム同期回路、４・
・・切替回路。
・・切替回路。
Claims (1)
- 複数列のそれぞれにフレーム同期信号を挿入して多重分
離を行う時分割多重化システムのフレーム同期方式にお
いて、多重分離された出力信号列を入力してフレーム同
期を確立するフレーム同期回路と、このフレーム同期回
路からのフレーム同期情報により、このフレーム同期回
路に入力される前記出力信号列の数を変える切替回路と
を備えることを特徴とするフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1236217A JPH0398336A (ja) | 1989-09-11 | 1989-09-11 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1236217A JPH0398336A (ja) | 1989-09-11 | 1989-09-11 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0398336A true JPH0398336A (ja) | 1991-04-23 |
Family
ID=16997517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1236217A Pending JPH0398336A (ja) | 1989-09-11 | 1989-09-11 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0398336A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251849A (ja) * | 1985-08-30 | 1987-03-06 | Mitsubishi Electric Corp | Ｐｃｍ通信用後方動作型フレ−ム同期回路 |
| JPS63116537A (ja) * | 1986-11-04 | 1988-05-20 | Mitsubishi Electric Corp | 同期保護回路 |
-
1989
- 1989-09-11 JP JP1236217A patent/JPH0398336A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251849A (ja) * | 1985-08-30 | 1987-03-06 | Mitsubishi Electric Corp | Ｐｃｍ通信用後方動作型フレ−ム同期回路 |
| JPS63116537A (ja) * | 1986-11-04 | 1988-05-20 | Mitsubishi Electric Corp | 同期保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01157138A (ja) | フレーム同期方式 | |
| JPH0637746A (ja) | フレーム同期制御方式 | |
| WO1998024220A3 (en) | Method and apparatus for isolating network failures by correlating paths issuing alarms with failure spans | |
| JPH11154922A (ja) | Ｓｄｈネットワークおよびｓｄｈネットワークにおけるデータ送信方法および装置 | |
| JPH0398336A (ja) | フレーム同期回路 | |
| US6859453B1 (en) | Clear channel access methods, apparatuses, media and signals | |
| US6693904B1 (en) | Trace format for a sliced switch fabric | |
| US7684442B2 (en) | Method and circuit for processing data in communication networks | |
| JP3135449B2 (ja) | 光伝送装置 | |
| JP3149976B2 (ja) | ディジタル通信装置の監視システム | |
| JPH0710061B2 (ja) | 多重分離回路 | |
| GB2294850A (en) | Digital transmission system clock extraction circuit | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JP3592243B2 (ja) | ランダムパタン送受信方法並びにこれを用いた光ディジタル伝送装置 | |
| JPH06188867A (ja) | ディジタル信号通信方式 | |
| JP2678174B2 (ja) | フレーム同期回路 | |
| JPWO2001019004A1 (ja) | 時分割多重のための方法 | |
| JPH0715427A (ja) | ビットアライン回路 | |
| JPS63114430A (ja) | 多重伝送回路 | |
| JPH05344089A (ja) | 無線伝送システム | |
| HK7496A (en) | Digital signal transmitting system | |
| JPH04229737A (ja) | 現用回路の監視方式 | |
| JPH02143738A (ja) | データ品質監視方式 | |
| JP3014120B2 (ja) | フレーム同期検出装置 | |
| JPS592456A (ja) | 擬似同期防止方式 |