JPH0398420A - 電力変換器のアーム短絡検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は，電力変換器のアーム短絡検知回路に関するも
のである． （従来の技術） 電力変換システムにおいては、過電流等からスイッチン
グ素子や電力変換器自体を保護するため、各種の保護手
段が採用されている． 従来、負荷短絡に関しては負荷電流が所定の値を越えた
場合にはトランジスタ等のスイッチング素子をオフする
等の手段によりインバータ等の電力変換器を過電流から
保護している例が多い．しかし，アーム短絡については
電力変換器内部の問題であるとして保護しない例も多く
、これを保護する場合にはりプル吸収用コンデンサの回
路またはトランジスタの回路に電流検出用変流器（ＣＴ
）を設け、このＣＴで検出した電流値が所定の値を越え
たことでアーム短雑を検知していた．第８図は従来のア
ーム短絡検知回路を備えた電圧形インバータシステムを
示している．同図において，三相交流電源２ｌの電圧は
整流器２２により整流され，その出力側に接続されたり
プル吸収用コンデンサ２３を介しインバータ２４に印加
される。各アームがトランジスタＱ１〜Ｑ４により構成
されたインバータ２４は、制御回路２６からのオン／オ
フ指令により逆変換動作を行い，負荷２５には交流電力
が供給されることとなる。

このようなインバータシステムにおいて、例えばＱ．，
Ｑ．が同時にオンとなってアーム短絡が生じた場合には
、トランジスタの破壊等が生ずる。

この不都合を防止するため、従来では、第８図に示すよ
うにリプル吸収用コンデンサｚ３の回路またはトランジ
スタＱ１〜Ｑ４を構成する回路に電流検出用ＣＴ２８を
設け、このＣＴ２ｇにより検出した電流値が所定の値を
越えたことをアーム短絡検知回路２９により検知して制
御回路２６に指令を送り，トランジスタＱ１〜Ｑ．をオ
フさせていた。

（発明が解決しようとする課題） ところが、現実には上記のようなアーム短絡の検知方式
には以下の問題点があり、あまり使用されない傾向にあ
る． １）ＣＴ２ｇは鉄心と巻線で構成されるので重くなり価
格も高い． ２）ＣＴ２８を挿入するにはインバータ側配線の電線を
数０余分に必要とし，該配線のインダクタンスが増加し
てインバータのスイッチング動作に悪影響を及ぼす． ３）最近では，この配線のインダクタンスをごく小さく
するため、銅帯と絶縁フィルムとを重ねたラミネートバ
ー配線等が適用されているため、ＣＴ２ｇを挿入する余
地がなくなりつつある．このように従来では、アーム短
絡検知のためにＣＴを用いるため，これに伴う上述のよ
うな種々の問題を生じていた． 本発明は上記問題点を解決するために提案されたもので
あって，アーム短絡が生じた場合にＣＴを用いることな
くこれを確実に検知してスイッチング素子や電力変換器
の破壊、焼損等を防止するようにした電力変換器のアー
ム短絡検知回路を提供することを目的とする。

（課題を解決するための手段） 発明者等は，上記問題点についての検討を重ねた結果，
リプル吸収用コンデンサの端子電圧は、正常時でも大き
なりプル電圧を含んでいるが、アーム短絡時には、急激
に大きな短絡電流が流れるのでコンデンサの電圧が大き
く急降下することに着目した。そして、このリプル吸収
用コンデンサの端子電圧に注目すれば従来の如＜ＣＴを
使用しなくても、アーム短絡を検知できるとの知見を得
た。

即ち第１の発明は，直流電源側にリプル吸収用コンデン
サを有し、少なくとも上下２アーム以上の半導体スイッ
チング素子を設けてなる電力変換器に用いるアーム短絡
検知回路において、前記リプル吸収用コンデンサの端子
間電圧の急降下を検出し、該電圧に応じた信号を出力す
る電圧急降下検出手段と、前記電圧急降下検出手段の出
力信号と所定の比較レベルに応じた信号との比較結果を
検知信号として出力する比較手段とを備え、前記検知信
号により、前記リプル吸収用コンデンサの端子間電圧の
急降下を検出してアーム短絡の発生を検知するものであ
る。

また，第２の発明は、前記アーム短絡検知回路が、少な
くとも上下２アーム以上の半導体スイッチング素子をそ
れぞれ備えてなる上アーム部及び下アーム部に対応して
それぞれ上アーム部短絡検知回路及び下アーム部短絡検
知回路として設けられると共に、これら各検知回路の電
源回路が、前記上アーム部及び下アーム部の接続点の電
位を基準電位とする一系統の正負電源にて構成されてい
るものである。

（作用） 第１の発明において、直流電源側の電圧はりプル吸収用
コンデンサの電圧として電圧急降下検出手段に取り込ま
れ、該電圧に応じた検出信号に変換されて比較手段に出
力される。比較手段は、上記検出信号とレベル設定器に
より定められる所定の比較レベルとを比較してその比較
結果を出力する． いま，直流電源側の電圧が急降下すると，電圧急降下検
出手段及び比較手段は、その電圧急降下がアーム短絡に
よるものか或いは他の原因によるものかを判断し、アー
ム短絡による場合にのみ検知信号を出力し，この検知信
号によって最終的に電力変換器のスイッチング素子をオ
フさせるべく作用する。

また、第２の発明において、電力変換器の上アーム部及
び下アーム部にそれぞれ対応して設けられた上アーム部
短絡検知回路及び下アーム部短絡検知回路は、基準電位
が共通する一系統の正負電源にて動作するため，電力変
換器のアーム部が多段化した場合にも電源回路の構或の
複雑化を招くことがない。

（実施例） 以下、図に沿って本発明の実施例を説明する。

第ｌ図は第■の発明の一実施例が適用される典型的なイ
ンバータシステムの構成例を示すものである．交流電源
２ｌの交流電力を整流器２２で整流し，この整流器２２
を直流電源として各アームがトランジスタＱ１〜Ｑ４に
より構成されたインバータ２４に供給する．そして、ト
ランジスタＱ１〜Ｑ４は制御回路２６からのオン／オフ
信号により動作し、インバータ２４は負荷２５に高周波
電流を供給する．また、インバータ２４の入力側直近に
は，インバータ２４に入る高周波のりプル電流を吸収す
るためにリプル吸収用コンデンサ２３が設けられている
．そして、このコンデンサ２３の端子電圧をアーム短絡
検知回路２７に導き、このアーム短絡検知回路２７から
制御回路２６に指令が送られるようになっている。

第２図は、このアーム短絡検知回路２７をブロック図に
より示すものである。同図において、インバータ２４の
入力電圧Ｖｏ（コンデンサ２３の端子間電圧、即ち直流
電源電圧）は電圧急降下検出手段ｌに入力される。この
電圧急降下検出手段■はＶｏの変化を検知し，その検出
出力ｅ１を比較手段２に出力する。比較手段２は，上記
検出出力ｅ０と所定のレベル設定器３により定められる
比較レベルｅ２とを比較し，比較結果を検知信号ｅ３と
して検知信号出力・保持手段４に出力する。ここで、ｅ
１が０２より小さくなったときに、比較手段２は検知信
号出力・保持手段４に検知信号ｅ３を出力し，検知信号
出力・保持手段４は全トランジスタのオフ指令ｅ４を出
力する。

第３図はこのアーム短絡検知回路２７の一具体例を詳細
に示す回路図である。

同図において、微分コンデンサ１１とつり上げ抵抗ｌ２
との並列回路ｌ３及び同極性で接続されたクランプダイ
オード１４ａ，１４ｂの直列回路ｌ４とが第２図におけ
る電圧急降下検出手段１を構成している。

前記並列回路ｌ３の一端子はインバータ２４の直流電源
の十端子側に、他端子はクランプダイオードｌ４ａ，１
４ｂ間の一点Ａに接続されている。また、クランプダイ
オード１４ｂのアノード側は前記直流電源の一端子側に
接続されている。

また、コンパレータ１５は第２図の比較手段２に対応す
るものであり、前記Ａ点はこのコンパレータ１５の反転
入力端子に接続され，その非反転入力端子は第２図のレ
ベル設定器３としての可変抵抗器１６に接続されている
。更に、コンパレータ１５の出力端子は第２図の検知信
号出力・保持手段４としてのフリップフロップ回路ｌ８
の入力端子に接続され、その出力端子が第１図の制御回
路２６に接続されている。

なお、前記直列回路１４及び可変抵抗器１６の両端、コ
ンパレータ１５，フリップフロップ回路ｌ８の各電源端
子間には検出用電１１７（電圧ａｓ）が接続されており
、第１図における直流電源としての整流器２２及び検出
用電源１７のそれぞれの負極性側端子が相互に接続され
ている。

第４図は第３図に示すアーム短絡検知回路２７の動作例
を示すタイムチ々一トである。同図において、Ｉｎはイ
ンバータ２４に流入する電流であり、期間Ｉにおいては
正常な電流が数μｓ周期で繰返し発生していることを示
し、また、期間■においてはアーム短絡による大きな異
常電流が発生した例を示している， また、直流電源電圧Ｖ　ｏ　（リプル吸収用コンデンサ
２３の電圧）は、期間■では正常な負荷電流による正常
なりプル電圧Ｖｒが生じており、期間■で？Ｖｏがアー
ム短雑により急降下した様子を示している。更に，同図
の８１．ｅ３，ｅ４は第３図のｅｘＨｅ３，ｅ４に対応
している．そして、直流電源電圧Ｖｏは通常数十〜数百
■の高い電圧であり、検出用電源１７の電圧ｅｓはＩＯ
Ｖ前後の低い定電圧となっている。

以下、各部の動作を詳細に説明する。

直流電源電圧ＶＤは並列回路ｌ３を介してＡ点に印加さ
れ＋　６１の電位はＶＤの変化と微分コンデンサ１１の
効果で常時正側に引き上げられている。そして．ｅ１は
更にクランプダイオード１４ａ．ｌ４ｂの効果で検出用
電源ｌ７の電圧ｅ５の範囲内となるようにクランプされ
る。従って、ｅ■は正常時（期間Ｉ）においては、つり
上げ抵抗ｌ２の効果でｅ５の上側にへばりついた波形を
示し、直流電源電圧ＶＤの変化が急峻なＶｏリプルの下
端部のみが伝達されている。

この様な状態でアーム短絡によりＶｎが急降下すると、
ｅエも一瞬にして下降する，そして、ｅエの値が比較レ
ベルｅ２を下まわるとコンパレータ？５が作動して検知
信号ｅ３が立上り，アーム短絡を検知する。これをフリ
ップフロップ回路１８で記憶してｅ４として制御回路２
６に送出し、インバータ２４の全トランジスタＱ１〜Ｑ
４にオフ指令を与える。

ところで、トランジスタがターンオフしてアーム短絡電
流がゼロになると、ｅ■が上昇して検知信号ｅ３は出力
されなくなる．しかし、再びトランジスタオン指令が出
てトランジスタが破壊されるおそれがあるので，フリッ
プフロップ回路ｌ８による検知信号の保持は重要なもの
となっている。

なお，第３図に示す回路においては、例えば、微分コン
デンサ１１は１００ｐＦ程度、つり上げ抵抗１２は１Ｍ
Ω，０．１Ｗ程度の微小部品で構或できるので，小形，
軽量で低コストのアーム短絡検知回路２７の製造及び提
供が可能となる。

また，第５図に示す如く直流電源電圧Ｖｏの変動は正常
なインバータ動作によるリプルＶｒのみでなく、ゆっく
りした電源電圧の大幅な変動（同図（イ））、電源とし
ての整流器２２によるリプル等の他に瞬時停電による急
降下（同図（口））も正常とみなし、アーム短絡による
急降下（同図（ハ））のみを異常として検出する必要が
ある。このような微妙な電圧急降下の検出レベルの設定
は、微分コンデンサ１１．つり上げ抵抗ｌ２及び可変抵
抗器１６をそれぞれ調整することで自由に行うことがで
きる。

なお、上記実施例では、アナログ方式によるアーム短絡
検知回路について説明したが、電圧急降下検出手段１、
比較手段２、レベル設定器３、検知信号出力・保持手段
４等の一部または全部をデイジタル回路により構成して
もよい。

次に、第６図及び第７図に基づき第２の発明の実施例を
説明する。

まず、第１の発明にかかるアーム短絡検知回路によれば
、アーム短絡が生じた場合にＣＴを用いることなくこれ
を確実に検知してスイッチング素子や電力変換器の破壊
、焼損等を防止することが可能になった。

しかるに、例えば第６図（Ａ）に示す如く、上下２段の
アーム部１００，２００を有する電力変換器に上記アー
ム短絡検知回路を適用した場合、上アーム部１００に対
して上アーム部短絡検知回路２７１を，また，下アーム
部２００に対して下アーム部短絡検知回路２７２をそれ
ぞれ接続する必要がある．ここで、各短絡検知回路２７
１　，　２７２の構成は、第３図に示したものと実質的
に同一である。

この場合、アーム短絡を検知するための基準電位として
は、上アーム部短絡検知回路２７１については各アーム
部１００，２００の接続点ＭＤの電位Ｍｌ．下アーム部
短絡検知回路２７２については下アーム部２００の一端
ＮＤの電位Ｍ２というように異なるため、各アーム部短
絡検知回路２７１，２７２用の電源として，第６図（Ｂ
），（Ｃ）に示すように絶縁された二系統の電源１７１
，１７２が必要になる．なお、第６図（Ｂ）　，　（Ｃ
）における各電源１７１，１７２の電位（端子）Ｐ１，
Ｍｌ，Ｐ２，Ｍ２は、それぞれ同図（Ａ）における各ア
ーム部短絡検知回路２７１，２７２内の各電位（端子）
に対応している． このような構成により、上下２段のアーム部を有する電
力変換器においてはアーム短絡検知のために電源回路が
複雑になり，コストの上昇や装置の大形化を招くという
問題が新たに生じることになる。

そこで第２の発明は、アーム部が多段化されている電力
変換器に適用されるアーム短絡検知回路において、電源
回路の構成の簡略化を図ったものである．以下、この第
２の発明の一実施例を第７図を参照しつつ説明する。

第７図（Ａ）において、上アーム部短絡検知回路２７１
は第６図の場合と同様の構成であり、上アーム部ｌ００
及び下アーム部２００の接続点ＭＤの電位Ｍ１を基準と
した、第７図ＣＢ）の電源１７０内の正電源１７０Ａ　
（Ｍ　１〜Ｐ１間）がその電源となっている。

また、第７図（Ａ）において、下アーム部短絡検知回路
２７２′は、第１の発明の実施例にて説明した並列回路
１３の一端が下アーム部２００の一端ＮＤに接続されて
いると共に、上アーム部短絡検知回路２７１と同様に電
位Ｍ１を基準とした、第７図（Ｂ）の電源１７０内の負
電源１７０Ｂ　（Ｍ　１〜Ｎｌ間）がその電源となって
いる． すなわち、電源１７０について着目すると、この電源１
７０は、電位Ｍ１を基準とした正電源１７０Ａ及び負電
源１７０Ｂからなる一系統の電源となっている。これに
より、上下アーム部短絡検知回路２７ｌ，２７２の電源
回路としては一系統の直流電源を二分して用いればよい
から、第６図の場合に比べて電源回路の簡略化を図るこ
とができる． なお，この実施例における上下アーム部短絡検知回路２
７１　，　２７２の動作は、第ｌの発明におけるアーム
短絡検知回路２７の動作と実質的に同一であり，この実
施例でもＣＴの省略により種々の利点を得ることが可能
である。

なお、上記各実施例では、スイッチング素子としてトラ
ンジスタを使用したインバータに本発明を適用する場合
について説明したが、スイッチング素子として他の半導
体素子を使用したものについても適用できるのみならず
、少なくとも上下に２以上の半導体スイッチング素子を
設けてなる電力変換器であれば，チョッパやコンバータ
等の電力変換器についても本発明を適用できることばい
うまでもない。

（発明の効果） 以上のように第１または第２の発明によれば，アーム短
絡時に急激に低下するりプル吸収用コンデンサの端子電
圧を検出してアーム短絡を検知することにしたので，従
来のようにＣＴを用いる必要がなく、これにより、小型
軽量かつ配線インダクタンスのないアーム短絡検知回路
の提仇が可能と々る。また、最近のラミネートバー配線
等が使用されている電力変換器にも適用できるという利
点を有する。

更に、設定器の検出レベル或いは電圧急降下の検出レベ
ルの設定はレベル設定器、電圧急降下検出手段等をそれ
ぞれ適度にＦＪ４節することにより，アーム短絡と瞬時
停電等の他の電圧降下要因との峻別を行うことができる
ので、アーム短絡のみを正確に高精度で検知できるとい
う効果がある。

加えて第２の発明によれば、電源回路の構Ｊ戊を簡略化
することができ、コストの低減及び装置の小形化を図る
ことができる。

【図面の簡単な説明】

第１図は第１の発明の一実施例をインバータシステムに
適用した場合の回路図、第２図は上記実施例の構成を示
すブロック図、第３図は上記実施例をアナログ方式によ
り構成した場合の具体的回路図、第４図は第３図に示す
回路の各部の動作を示す波形図、第５図は第４図に示す
波形図を補足するための参考図、第６図は第２の発明の
解決課題を説明するための回路図、第７図は第２の発明
の一実施例を示す回路図、第８図は従来技術を説明する
ための回路図である。 ２３・・・リプル吸収用コンデンサ ２７・・・アーム短絡検知回路 １７０・・・電源　１７０Ａ・・・正電源　１７０Ｂ・
・・負電源２７１・・・上アーム部短絡検知回路

Claims (2)

【特許請求の範囲】
1. （１）直流電源側にリプル吸収用コンデンサを有し、少
   なくとも上下２アーム以上の半導体スイッチング素子を
   設けてなる電力変換器に用いるアーム短絡検知回路にお
   いて、 前記リプル吸収用コンデンサの端子間電圧の急降下を検
   出し、該電圧に応じた信号を出力する電圧急降下検出手
   段と、 前記電圧急降下検出手段の出力信号と所定の比較レベル
   に応じた信号との比較結果を検知信号として出力する比
   較手段とを備え、 前記検知信号により、前記リプル吸収用コンデンサの端
   子間電圧の急降下を検出してアーム短絡の発生を検知す
   ることを特徴とする電力変換器のアーム短絡検知回路。
2. （２）直流電源側にリプル吸収用コンデンサを有し、少
   なくとも上下２アーム以上の半導体スイッチング素子を
   設けてなる電力変換器に用いるアーム短絡検知回路であ
   って、前記リプル吸収用コンデンサの端子間電圧の急降
   下を検出し、該電圧に応じた信号を出力する電圧急降下
   検出手段と、前記電圧急降下検出手段の出力信号と所定
   の比較レベルに応じた信号との比較結果を検知信号とし
   て出力する比較手段とを備え、前記検知信号により、前
   記リプル吸収用コンデンサの端子間電圧の急降下を検出
   してアーム短絡の発生を検知するアーム短絡検知回路に
   おいて、 前記アーム短絡検知回路が、少なくとも上下２アーム以
   上の半導体スイッチング素子をそれぞれ備えてなる上ア
   ーム部及び下アーム部に対応してそれぞれ上アーム部短
   絡検知回路及び下アーム部短絡検知回路として設けられ
   ると共に、これら各検知回路の電源回路が、前記上アー
   ム部及び下アーム部の接続点の電位を基準電位とする一
   系統の正負電源にて構成されていることを特徴とする電
   力変換器のアーム短絡検知回路。