JPH04100103A - Mechanism controller - Google Patents

Mechanism controller

Info

Publication number
JPH04100103A
JPH04100103A JP2217822A JP21782290A JPH04100103A JP H04100103 A JPH04100103 A JP H04100103A JP 2217822 A JP2217822 A JP 2217822A JP 21782290 A JP21782290 A JP 21782290A JP H04100103 A JPH04100103 A JP H04100103A
Authority
JP
Japan
Prior art keywords
control
control data
operation control
memory
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2217822A
Other languages
Japanese (ja)
Inventor
Takeshi Mikata
見方 猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2217822A priority Critical patent/JPH04100103A/en
Publication of JPH04100103A publication Critical patent/JPH04100103A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Abstract

PURPOSE:To eliminate a need to spend time on transmission/reception of information or the like by providing a direct memory access means which directly transfers operation control data of a mechanism, which is stored in a storage position, from a memory means to the driving control side of the mechanism based on this storage position and a transfer indication from a control processing means. CONSTITUTION:A control processing means 3 checks the storage position in a memory means 2 of operation control data of the mechanism corresponding to a control command by this control command outputted from a controller means 1 and indicates transfer of this operation control data of the mechanism to the driving control side. A direct memory access means 4 directly transfers operation control data of the mechanism corresponding to the control command from the means 2 to the driving control side of the mechanism. Thus, the time is not spent on transmission/reception of information or the like.

Description

【発明の詳細な説明】 [概 要] 機構制御装置、より詳しくは例えばモータ回転制御等の
機構制御を行なうに際して、例えばパルストレインデー
タ構成の回転動作制御データを転送する技術に関し、 部品点数の減少、プログラムの削除を図るとともに、情
報等の送受において時間を要しないことを目的とし、 機構に種々の動作指示を与える制御コマンドを出力する
コントローラ手段1、このコントローラ手段1から出力
される各制御コマンドに対応する機構の動作制御データ
を記憶するメモリ手段2、このメモリ手段2に記憶され
ている機構の動作制御データのうちから前記コントロー
ラ手段1から出力される制御コマンドに対応する機構の
動作制御データのそのメモリ手段2における記憶位置を
調べるとともに、この機構の動作制御データを機構の駆
動制御側に転送することを指示する制御処理手段3およ
び、この制御処理手段3からの記憶位置および転送指示
にもとづき前記メモリ手段2からその記憶位置に記憶さ
れている機構の動作制御データを機構の駆動制御側に直
接に転送する直接メモリアクセス手段4を具えるように
構成する。
[Detailed Description of the Invention] [Summary] The present invention relates to a mechanism control device, more specifically, to a technology for transmitting rotational operation control data in a pulse train data configuration when performing mechanism control such as motor rotation control, reducing the number of parts. , a controller means 1 that outputs control commands that give various operation instructions to the mechanism, and each control command output from this controller means 1, with the aim of deleting programs and reducing the time required for sending and receiving information, etc. a memory means 2 for storing operation control data of the mechanism corresponding to the mechanism; out of the operation control data of the mechanism stored in this memory means 2, operation control data of the mechanism corresponding to the control command output from the controller means 1; A control processing means 3 which instructs to check the storage location in the memory means 2 of the mechanism and transfer the operation control data of this mechanism to the drive control side of the mechanism, and a storage location and transfer instruction from this control processing means 3. It is originally constructed to include direct memory access means 4 for directly transferring the operation control data of the mechanism stored in its storage location from the memory means 2 to the drive control side of the mechanism.

〔産業上の利用分野〕[Industrial application field]

本発明は、機構制御装置に関し、より詳しくは例えばモ
ータ回転制御等の機構制御を行なうに際して、例えばパ
ルストレインデータ構成の回転動作制御データを転送す
る技術に関するものである。
The present invention relates to a mechanism control device, and more particularly to a technique for transferring rotational operation control data, for example, in the form of pulse train data, when performing mechanism control such as motor rotation control.

〔従来の技術〕[Conventional technology]

従来の機構制御、例えばモータ回転制御においては、第
3図において示されているように主−glJ インター
フェイス回路31を介して配される主システムおよびモ
ータ制御用の副システムより構成されている。
Conventional mechanism control, for example motor rotation control, is comprised of a main system and a sub-system for motor control, which are arranged via a main-glJ interface circuit 31, as shown in FIG.

主システムは、モータ側に生じたアラームの内容解析す
るとともに、この内容解析等にもとづいて例えばDCモ
ータに種々の動作指示を与える制御コマンドを出力する
コントローラ32と、このコントローラ32に対するコ
マンド等の送受のためのコントローラインターフェイス
回路33とに加えて、所定プログラムを実行してシステ
ムの制御処理等を行なう中央処理装置(cPU)34と
、このプログラムを記憶する読出し専用メモリ(ROM
)35と、プログラムを実行するに必要なワーキングメ
モリとしての書込み/続出しメモリ (RAM)36と
より構成されている。
The main system includes a controller 32 that analyzes the content of alarms that occur on the motor side, and outputs control commands that give various operation instructions to the DC motor based on this content analysis, and sends and receives commands to and from this controller 32. In addition to the controller interface circuit 33 for the purpose of
) 35, and a write/recurrence memory (RAM) 36 as a working memory necessary to execute the program.

また、同様に、モータ制御用の副システムは、所定プロ
グラムを実行してモータの回転制御等の制御処理を行な
う中央処理装置(cPtJ)37と、このプログラムお
よび制御コマンド夫々に対応する回転動作制御データを
記憶する読出し専用メモリ(ROM)3Bと、プログラ
ムを実行するに必要なワーキングメモリとしての書込み
/続出しメモリ(RAM)39とに加えて、モータに対
して回転動作制御データの送り出しおよびモータからの
アラーム情報の受は入れを行なう入出力装置40とより
構成されている。
Similarly, the motor control subsystem includes a central processing unit (cPtJ) 37 that executes a predetermined program to perform control processing such as motor rotation control, and a rotational operation control corresponding to this program and control commands. In addition to a read-only memory (ROM) 3B for storing data and a write/read memory (RAM) 39 as a working memory necessary for executing programs, it also sends rotational operation control data to the motor and The system is comprised of an input/output device 40 that receives and receives alarm information from the system.

主システムにおいては、アラーム解析等にもとづく制御
コマンドの副システムへの送り出し、副システムからの
アラーム情報とモータの位置センサおよび回転センサの
センサ情報との受は入れ、これらアラーム情報およびセ
ンサ情報の解析処理、並びにモータ制御用の副システム
以外の副システムとの情報等の送受および処理を行なっ
ている。また、副システムにおいては、前述の制御コマ
ンドの受は入れにもとづきその制御コマンドに対応する
回転動作制御データを読出してモータ駆動制御部に供給
することによるモータの駆動制御、並びに前述のアラー
ム情報およびセンサ情報の拾集、これら情報の主システ
ムへの送り出しを行なっている。
The main system sends control commands to the subsystem based on alarm analysis, receives alarm information from the subsystem and sensor information from the motor position sensor and rotation sensor, and analyzes these alarm information and sensor information. It also processes and sends and receives information, etc., to and from subsystems other than the subsystem for motor control. In addition, in the subsystem, upon reception of the aforementioned control command, the rotation operation control data corresponding to the control command is read out and supplied to the motor drive control section, thereby controlling the motor drive, and the aforementioned alarm information and It collects sensor information and sends this information to the main system.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、前述のように主システムおよび副システ
ムより構成される場合には、2個のシステムであるため
にハードウェアにおいては部品点数が多くなるとともに
、ソフトウェアにオイてt、各システムを制御するプロ
グラムの開発が必要であるという問題点がある。また、
主−副システムにおける情報の送受にも時間を要すると
いう問題点がある。
However, when it is composed of a main system and a subsystem as described above, since there are two systems, the number of hardware parts increases, and the software also requires a program to control each system. The problem is that it requires development. Also,
There is a problem in that it takes time to send and receive information between the main and subsystems.

本発明は、このような問題点を解消することを目的とし
て、部品点数の減少、プログラムの削除を図るとともに
、情報等の送受において時間を要しない機構制御装置を
提供しようとするものである。
SUMMARY OF THE INVENTION In order to solve these problems, the present invention aims to reduce the number of parts, eliminate programs, and provide a mechanism control device that does not require time to send and receive information.

〔課題を解決するための手段〕[Means to solve the problem]

本発明による機構制御装置は、前述された目的を達成す
るために、第1図の原理構成のブロツク図に示されてい
るように、 機構に種々の動作指示を与える制御コマンドを出力する
コントローラ手段1、このコントローラ手段1から出力
される各制御コマンドに対応する機構の動作制御データ
を記憶するメモリ手段2、このメモリ手段2に記憶され
ている機構の動作制御データのうちから前記コントロー
ラ手段1から出力される制御コマンドに対応する機構の
動作制御データのそのメモリ手段2における記憶位置を
調べるとともに、この機構の動作制御データを機構の駆
動制御側に転送することを指示する制御処理手段3およ
び、この制御処理手段3からの記憶位置および転送指示
にもとづき前記メモリ手段2からその記憶位置に記憶さ
れている機構の動作制御データを機構の駆動制御側に直
接に転送する直接メモリアクセス手段4を具える構成を
特徴とするものである。
In order to achieve the above-mentioned object, the mechanism control device according to the present invention includes a controller means for outputting control commands that give various operation instructions to the mechanism, as shown in the block diagram of the principle configuration in FIG. 1. A memory means 2 for storing mechanism operation control data corresponding to each control command output from the controller means 1; a memory means 2 for storing mechanism operation control data stored in this memory means 2; a control processing means 3 for checking the storage location in the memory means 2 of the operation control data of the mechanism corresponding to the output control command, and instructing to transfer the operation control data of the mechanism to the drive control side of the mechanism; Direct memory access means 4 is provided for directly transferring the operation control data of the mechanism stored in the storage location from the memory means 2 to the drive control side of the mechanism based on the storage location and transfer instruction from the control processing means 3. It is characterized by a configuration that allows for

〔作 用〕[For production]

コントローラ手段lから出力される制御コマンドにより
、制御処理手段3はメモリ手段2に記憶されているその
制御コマンドに対応する機構の動作制御データのそのメ
モリ手段2における記憶位置を調べるとともに、この機
構の動作制御データを機構の駆動制御側への転送を指示
する。これら記憶位置および転送指示にしたがって直接
メモリアクセス手段4は、メモリ手段2から制御コマン
ドに対応する機構の動作制御データを直接に機構の駆動
制御側に転送する。
In response to a control command output from the controller means 1, the control processing means 3 examines the storage location in the memory means 2 of the operation control data of the mechanism corresponding to the control command stored in the memory means 2, and also Instructs the transfer of motion control data to the drive control side of the mechanism. In accordance with these storage locations and transfer instructions, the direct memory access means 4 directly transfers the operation control data of the mechanism corresponding to the control command from the memory means 2 to the drive control side of the mechanism.

〔実施例] 次に、本発明による機構制御装置をモータ駆動制御に適
用する場合の具体的実施例につき、図面を参照しつつ説
明する。
[Embodiments] Next, specific embodiments in which the mechanism control device according to the present invention is applied to motor drive control will be described with reference to the drawings.

第2図において、中央処理装置(cPtJ)11からは
、アドレスバスを介して例えば16ビツト構成のアドレ
ス信号と、コマンド、データ等の書込み、読出しを指定
するーrite信号およびRead信号とが出力される
。この16ビツト構成のアドレス信号の例えば上位3ピ
ントは、双方向接続装置で構成されるコントローライン
ターフェイス回路12、CPLIIIにおいて実行され
てシステノ、の制御処理等を行なうためのプログラムと
各種テーブルとを記憶する読出し専用メモリ(ROM)
13、プログラムを実行するに必要なワーキングメモリ
としての書込み/続出しメモリ(RAM)14、任意の
アドレスのデータを読取り転送する直接アクセスメモリ
回路(DMA回路)15およびモータ側のアラームを検
知するアラーム検知回路16夫々をアクセスするための
チップセレクト信号C3I〜C,S5を、これら上位3
ピントでもって形成するデコーダ17に供給される。ま
た、下位の13ビツトは、RO,M13、RAM14お
よびDMA回路15夫々におけるアドレス指示のために
それらROM13、RAM14およびDMA回路15に
供給される。また、Write/Read信号は、コン
トローラインターフェイス回路12、さらにはそのコン
トローラインターフェイス回路12を介してモータ側に
生じたアラームの内容解析等にもとづいてモータに種々
の動作指示を与える制御コマンドを供給するコントロー
ラ18、RAM14およびI)MA回路15夫々に供給
され、一方Read信号はROM13に供給される。な
お、DMA回路15からは、モータ回転速度を制御する
だめのパルストレインデータ構成の各種回転動作制御デ
ータを記憶するROM19にRead信号がそのDMA
回路15を介して供給されるとともに、このROM19
から読出される回転動作制御データをモータ駆動部2O
A 、20B・・・に供給するのに各モータ駆動部2O
A 、20B・・・に対応して設けられている出力装置
30A、 30B・・・夫々にアクセスしてその回転動
作制御データを書込むためにチップセレクト信号C5A
、C3B・・・が供給される。
In FIG. 2, a central processing unit (cPtJ) 11 outputs, for example, a 16-bit address signal and a -rite signal and a Read signal that designate writing and reading of commands, data, etc., via an address bus. Ru. For example, the upper three pins of this 16-bit address signal store programs and various tables that are executed in the controller interface circuit 12, CPLIII, which is composed of a bidirectional connection device, and perform system control processing, etc. Read-only memory (ROM)
13. Write/recurrence memory (RAM) 14 as working memory necessary for executing programs, direct access memory circuit (DMA circuit) 15 for reading and transferring data at arbitrary addresses, and alarm detection for detecting alarms on the motor side The chip select signals C3I to C, S5 for accessing each of the circuits 16 are
The signal is supplied to a decoder 17 formed by focusing. Further, the lower 13 bits are supplied to the ROM 13, the RAM 14, and the DMA circuit 15 for address instruction in each of the RO, M13, RAM 14, and DMA circuit 15. Further, the Write/Read signal is transmitted to the controller interface circuit 12, and further to the controller which supplies control commands to give various operation instructions to the motor based on content analysis of alarms generated on the motor side via the controller interface circuit 12. 18, RAM 14, and I) MA circuit 15, while the Read signal is supplied to ROM 13. Note that a Read signal is transmitted from the DMA circuit 15 to the ROM 19 that stores various rotational operation control data in the form of pulse train data for controlling the motor rotational speed.
This ROM 19 is supplied via the circuit 15.
The rotational operation control data read from the motor drive unit 2O
A, 20B... each motor drive unit 2O
Chip select signal C5A is used to access the output devices 30A, 30B... provided corresponding to A, 20B... and write their rotational operation control data.
, C3B... are supplied.

ところで、ROM19に記憶されている各種回転動作制
御データの先頭番地およびレングス長は、ROM13の
テーブルにコントローラ18から供給される各制御コマ
ンドに対応して記憶されている。
Incidentally, the starting address and length of the various rotational operation control data stored in the ROM 19 are stored in a table in the ROM 13 in correspondence with each control command supplied from the controller 18.

次に、前述のように構成される本発明による機構制御装
置の動作について説明する。
Next, the operation of the mechanism control device according to the present invention configured as described above will be explained.

i)通常の場合 コントローラ18からコントローラインターフェイス回
路12を介して制御コマンドがCPLJIIに供給され
ると、このCP Ullは実行中のプログラムの処理を
中断して割込み制御ルーチンに入る。この割込み制御ル
ーチンムこおいてCP Ullは、ROM13のテーブ
ルを調べ、ROM19において記憶されているその制御
コマンドに対応する回転動作制御データの先頭番地、さ
らにはその回転動作制御データのレングス長をそのRO
M13のテーブルから読出し、これら先頭番地およびレ
ングス長をDMA回路15に供給して書込む。次に、D
MA回路15は続いてCP 011から供給される起動
コマンドにもとづいてそれらの先頭番地およびレングス
長にもとづいてROM19に記憶されている所要の回転
動作制御データを、チップセレクト信号C3A、C5B
・・・によってアクセスされている対応する出力装置2
1A、 21B・・・に転送する。この転送された回転
動作制御データは、モータ制御駆動部206.20B・
・・において駆動電圧レヘルに変換されて例えばDCモ
ータに供給され、モータの回転動作制御が行なわれる。
i) Normally, when a control command is supplied from the controller 18 to the CPLJII via the controller interface circuit 12, the CPU Ull interrupts the processing of the program being executed and enters an interrupt control routine. In this interrupt control routine, the CPU Ull checks the table in the ROM 13 and stores the starting address of the rotational operation control data corresponding to the control command stored in the ROM 19 and the length of the rotational operation control data in its RO.
The data is read from the table M13, and the leading address and length are supplied to the DMA circuit 15 and written. Next, D
The MA circuit 15 then transfers the required rotational operation control data stored in the ROM 19 based on the starting address and length based on the start command supplied from the CP 011 to the chip select signals C3A and C5B.
The corresponding output device 2 accessed by...
Transfer to 1A, 21B... This transferred rotational operation control data is transferred to the motor control drive unit 206.20B.
... is converted into a driving voltage level and supplied to, for example, a DC motor, and the rotational operation of the motor is controlled.

なお、回転動作制御データを出力装置21A、 21B
・・・に転送すると、DMA回路15はCP Ullに
割込みにより転送終了コマンドを供給する。なお、DM
A回路15の回転動作制御データの転送中は、CP 0
11等は、次のコントローラ18からの制御コマンドの
処理、アラーム情報およびセンサ情報の受は入れおよび
処理等を行なっている。
Note that the rotational operation control data is output by the output devices 21A and 21B.
. . , the DMA circuit 15 supplies a transfer end command to the CPU Ull by an interrupt. In addition, DM
During the transfer of rotational operation control data of the A circuit 15, CP 0
11 and the like process control commands from the next controller 18, and receive and process alarm information and sensor information.

通常の場合は、このような動作を繰返す。Normally, this kind of operation is repeated.

ii)異常の場合 各種センサからの異常のアラーム状態は、アラーム検知
回路16により検知される。このアラーム検知回路16
において検知されたアラーム情報はCPUIIのポーリ
ングにより検出され、アラームコマンドがコントローラ
18に供給される。このコントローラ18はアラーム内
容を解析してアラーム処理の制御コマンドをCPUII
に供給し、DMA回路15は前述のようにしてROM1
9からアラーム処理用の回転動作制御データを対応する
出力装置21A。
ii) In case of abnormality Abnormal alarm conditions from various sensors are detected by the alarm detection circuit 16. This alarm detection circuit 16
The alarm information detected in the controller 18 is detected by polling the CPU II, and an alarm command is supplied to the controller 18. This controller 18 analyzes the alarm contents and sends control commands for alarm processing to the CPU II.
and the DMA circuit 15 supplies the ROM1 as described above.
9 to an output device 21A corresponding to rotational operation control data for alarm processing.

21B・・・に転送し、アラーム処理制御を行なう。21B... and performs alarm processing control.

なお、非常の場合にはCPUIIのポーリングを待つこ
となく割り込みによりアラーム処理を行なう。
In case of emergency, alarm processing is performed by interrupt without waiting for CPU II polling.

なお、本発明におけるコントロニラ手段1が本実施例に
おけるコントローラインターフェイス回路工2およびコ
ントローラ18に対応し、本発明におけるメモリ手段2
が本実施例におけるROM19に対応し、本発明におけ
る制御処理手段3が本実施例におけるC P Ull、
ROM13、RAM14およびデコーダ17に対応して
いるとともに、本発明における直接メモリアクセス手段
4が本実施例におけるDMA回路15に対応している。
Note that the controller means 1 in the present invention corresponds to the controller interface circuit 2 and the controller 18 in the present embodiment, and the memory means 2 in the present invention corresponds to the controller interface circuit 2 and the controller 18 in the present embodiment.
corresponds to the ROM 19 in this embodiment, and the control processing means 3 in the present invention corresponds to the ROM 19 in this embodiment,
It corresponds to the ROM 13, RAM 14, and decoder 17, and the direct memory access means 4 in the present invention corresponds to the DMA circuit 15 in this embodiment.

〔発明の効果〕〔Effect of the invention〕

以上に説明したように、本発明によれば、従来例の主シ
ステムにおけるCPU等に対応する制御処理手段だけで
済み、副システムにおけるCPU等のような制御処理手
段が不要となるために、ハードウェアにおける部品点数
が減少し、ソフトウェアにおいても制御処理手段におけ
るプログラムだけでよくプログラムの削除を図ることが
できる。また、従来例のように主−副システムにおける
情報等の送受にも時間を要することがない。また、制御
処理手段におけるプログラムだけでよいことから開発期
間を短縮できるとともに、メモリ手段に記憶されている
機構の動作制御データを変更することだけで機構の動作
を自由に変更することができる。
As explained above, according to the present invention, only the control processing means corresponding to the CPU etc. in the main system of the conventional example is required, and the control processing means such as the CPU etc. in the subsystem is unnecessary. The number of parts in the software is reduced, and in the software, the program can be deleted using only the program in the control processing means. Further, unlike the conventional example, it does not take time to send and receive information between the main and sub systems. Further, since only the program in the control processing means is required, the development period can be shortened, and the operation of the mechanism can be freely changed simply by changing the operation control data of the mechanism stored in the memory means.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は特許請求の範囲に記載した本発明の構成に対応
する原理ブロック図であるとともに、第2図は本発明に
よる機構制御装置の具体的実施例を説明するためのブロ
ック図、第3図は従来例を説明するためのブロック図で
ある。 コントローラ手段 メモリ手段 制御処理手段 直接メモリアクセス手段 PLI コントローラインターフェイス回路 OM AM DMA回路 アラーム検知回路 デコーダ コントローラ モータ制御駆動部 出力装置
FIG. 1 is a principle block diagram corresponding to the structure of the present invention described in the claims, FIG. 2 is a block diagram for explaining a specific embodiment of the mechanism control device according to the present invention, and FIG. The figure is a block diagram for explaining a conventional example. Controller means Memory means Control processing means Direct memory access means PLI Controller interface circuit OM AM DMA circuit Alarm detection circuit Decoder Controller Motor control drive section output device

Claims (1)

【特許請求の範囲】 1 (a)機構に種々の動作指示を与える制御コマンド
を出力するコントローラ手段(1)、 (b)このコントローラ手段(1)から出力される各制
御コマンドに対応する機構の動作制御データを記憶する
メモリ手段(2)、 (c)このメモリ手段(2)に記憶されている機構の動
作制御データのうちから前記コントローラ手段(1)か
ら出力される制御コマンドに対応する機構の動作制御デ
ータのそのメモリ手段(2)における記憶位置を調べる
とともに、この機構の動作制御データを機構の駆動制御
側に転送することを指示する制御処理手段(3)および
(d)この制御処理手段(3)からの記憶位置および転
送指示にもとづき前記メモリ手段(2)からその記憶位
置に記憶されている機構の動作制御データを機構の駆動
制御側に直接に転送する直接メモリアクセス手段(4)
を具えることを特徴とする機構制御装置。
[Claims] 1 (a) Controller means (1) for outputting control commands that give various operation instructions to the mechanism; (b) Controller means (1) for the mechanism corresponding to each control command output from the controller means (1); a memory means (2) for storing operation control data; (c) a mechanism corresponding to a control command output from the controller means (1) from among the operation control data of the mechanism stored in this memory means (2); control processing means (3) for checking the storage location of the operation control data of the mechanism in the memory means (2) and for instructing to transfer the operation control data of the mechanism to the drive control side of the mechanism; and (d) this control processing. Direct memory access means (4) for directly transmitting the operation control data of the mechanism stored in the memory location from the memory means (2) to the drive control side of the mechanism based on the memory location and transfer instruction from the memory means (3); )
A mechanism control device comprising:
JP2217822A 1990-08-17 1990-08-17 Mechanism controller Pending JPH04100103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2217822A JPH04100103A (en) 1990-08-17 1990-08-17 Mechanism controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2217822A JPH04100103A (en) 1990-08-17 1990-08-17 Mechanism controller

Publications (1)

Publication Number Publication Date
JPH04100103A true JPH04100103A (en) 1992-04-02

Family

ID=16710292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217822A Pending JPH04100103A (en) 1990-08-17 1990-08-17 Mechanism controller

Country Status (1)

Country Link
JP (1) JPH04100103A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012135103A (en) * 2010-12-21 2012-07-12 Daihatsu Motor Co Ltd Motor drive control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012135103A (en) * 2010-12-21 2012-07-12 Daihatsu Motor Co Ltd Motor drive control device

Similar Documents

Publication Publication Date Title
EP0458304B1 (en) Direct memory access transfer controller and use
KR910001555A (en) Data processor
JPH04100103A (en) Mechanism controller
JPS634209B2 (en)
KR930001588B1 (en) Processor control device
JPH05225114A (en) Io controller
JPH02166548A (en) Common bus control system
JPH0296853A (en) System for checking holding main storage capacity
JPH07114523A (en) Parallel processor
JPH0114616B2 (en)
JPH0589036A (en) Slave information processor
JP3012402B2 (en) Information processing system
JP2585852B2 (en) Buffer control method
JPS58213371A (en) Data processing system
JPS62188536A (en) Line state display system
JPH01248261A (en) Memory access control circuit in dual port memory
JP2005084820A (en) Control device with input / output device simulation function
JPH0429096B2 (en)
JPS63155254A (en) Information processor
JPH01133108A (en) Programmable controller
JPS61296459A (en) Data processor
JPS6368954A (en) Information transferring system
JPS63174134A (en) interrupt controller
JPH05307521A (en) Register setting value control circuit
JPH01241658A (en) Input/output controller