JPH04100103A - 機構制御装置 - Google Patents
機構制御装置Info
- Publication number
- JPH04100103A JPH04100103A JP2217822A JP21782290A JPH04100103A JP H04100103 A JPH04100103 A JP H04100103A JP 2217822 A JP2217822 A JP 2217822A JP 21782290 A JP21782290 A JP 21782290A JP H04100103 A JPH04100103 A JP H04100103A
- Authority
- JP
- Japan
- Prior art keywords
- control
- control data
- operation control
- memory
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
機構制御装置、より詳しくは例えばモータ回転制御等の
機構制御を行なうに際して、例えばパルストレインデー
タ構成の回転動作制御データを転送する技術に関し、 部品点数の減少、プログラムの削除を図るとともに、情
報等の送受において時間を要しないことを目的とし、 機構に種々の動作指示を与える制御コマンドを出力する
コントローラ手段１、このコントローラ手段１から出力
される各制御コマンドに対応する機構の動作制御データ
を記憶するメモリ手段２、このメモリ手段２に記憶され
ている機構の動作制御データのうちから前記コントロー
ラ手段１から出力される制御コマンドに対応する機構の
動作制御データのそのメモリ手段２における記憶位置を
調べるとともに、この機構の動作制御データを機構の駆
動制御側に転送することを指示する制御処理手段３およ
び、この制御処理手段３からの記憶位置および転送指示
にもとづき前記メモリ手段２からその記憶位置に記憶さ
れている機構の動作制御データを機構の駆動制御側に直
接に転送する直接メモリアクセス手段４を具えるように
構成する。
機構制御を行なうに際して、例えばパルストレインデー
タ構成の回転動作制御データを転送する技術に関し、 部品点数の減少、プログラムの削除を図るとともに、情
報等の送受において時間を要しないことを目的とし、 機構に種々の動作指示を与える制御コマンドを出力する
コントローラ手段１、このコントローラ手段１から出力
される各制御コマンドに対応する機構の動作制御データ
を記憶するメモリ手段２、このメモリ手段２に記憶され
ている機構の動作制御データのうちから前記コントロー
ラ手段１から出力される制御コマンドに対応する機構の
動作制御データのそのメモリ手段２における記憶位置を
調べるとともに、この機構の動作制御データを機構の駆
動制御側に転送することを指示する制御処理手段３およ
び、この制御処理手段３からの記憶位置および転送指示
にもとづき前記メモリ手段２からその記憶位置に記憶さ
れている機構の動作制御データを機構の駆動制御側に直
接に転送する直接メモリアクセス手段４を具えるように
構成する。
本発明は、機構制御装置に関し、より詳しくは例えばモ
ータ回転制御等の機構制御を行なうに際して、例えばパ
ルストレインデータ構成の回転動作制御データを転送す
る技術に関するものである。
ータ回転制御等の機構制御を行なうに際して、例えばパ
ルストレインデータ構成の回転動作制御データを転送す
る技術に関するものである。
従来の機構制御、例えばモータ回転制御においては、第
３図において示されているように主−ｇｌＪ インター
フェイス回路３１を介して配される主システムおよびモ
ータ制御用の副システムより構成されている。
３図において示されているように主−ｇｌＪ インター
フェイス回路３１を介して配される主システムおよびモ
ータ制御用の副システムより構成されている。
主システムは、モータ側に生じたアラームの内容解析す
るとともに、この内容解析等にもとづいて例えばＤＣモ
ータに種々の動作指示を与える制御コマンドを出力する
コントローラ３２と、このコントローラ３２に対するコ
マンド等の送受のためのコントローラインターフェイス
回路３３とに加えて、所定プログラムを実行してシステ
ムの制御処理等を行なう中央処理装置（ｃＰＵ）３４と
、このプログラムを記憶する読出し専用メモリ（ＲＯＭ
）３５と、プログラムを実行するに必要なワーキングメ
モリとしての書込み／続出しメモリ （ＲＡＭ）３６と
より構成されている。
るとともに、この内容解析等にもとづいて例えばＤＣモ
ータに種々の動作指示を与える制御コマンドを出力する
コントローラ３２と、このコントローラ３２に対するコ
マンド等の送受のためのコントローラインターフェイス
回路３３とに加えて、所定プログラムを実行してシステ
ムの制御処理等を行なう中央処理装置（ｃＰＵ）３４と
、このプログラムを記憶する読出し専用メモリ（ＲＯＭ
）３５と、プログラムを実行するに必要なワーキングメ
モリとしての書込み／続出しメモリ （ＲＡＭ）３６と
より構成されている。
また、同様に、モータ制御用の副システムは、所定プロ
グラムを実行してモータの回転制御等の制御処理を行な
う中央処理装置（ｃＰｔＪ）３７と、このプログラムお
よび制御コマンド夫々に対応する回転動作制御データを
記憶する読出し専用メモリ（ＲＯＭ）３Ｂと、プログラ
ムを実行するに必要なワーキングメモリとしての書込み
／続出しメモリ（ＲＡＭ）３９とに加えて、モータに対
して回転動作制御データの送り出しおよびモータからの
アラーム情報の受は入れを行なう入出力装置４０とより
構成されている。
グラムを実行してモータの回転制御等の制御処理を行な
う中央処理装置（ｃＰｔＪ）３７と、このプログラムお
よび制御コマンド夫々に対応する回転動作制御データを
記憶する読出し専用メモリ（ＲＯＭ）３Ｂと、プログラ
ムを実行するに必要なワーキングメモリとしての書込み
／続出しメモリ（ＲＡＭ）３９とに加えて、モータに対
して回転動作制御データの送り出しおよびモータからの
アラーム情報の受は入れを行なう入出力装置４０とより
構成されている。
主システムにおいては、アラーム解析等にもとづく制御
コマンドの副システムへの送り出し、副システムからの
アラーム情報とモータの位置センサおよび回転センサの
センサ情報との受は入れ、これらアラーム情報およびセ
ンサ情報の解析処理、並びにモータ制御用の副システム
以外の副システムとの情報等の送受および処理を行なっ
ている。また、副システムにおいては、前述の制御コマ
ンドの受は入れにもとづきその制御コマンドに対応する
回転動作制御データを読出してモータ駆動制御部に供給
することによるモータの駆動制御、並びに前述のアラー
ム情報およびセンサ情報の拾集、これら情報の主システ
ムへの送り出しを行なっている。
コマンドの副システムへの送り出し、副システムからの
アラーム情報とモータの位置センサおよび回転センサの
センサ情報との受は入れ、これらアラーム情報およびセ
ンサ情報の解析処理、並びにモータ制御用の副システム
以外の副システムとの情報等の送受および処理を行なっ
ている。また、副システムにおいては、前述の制御コマ
ンドの受は入れにもとづきその制御コマンドに対応する
回転動作制御データを読出してモータ駆動制御部に供給
することによるモータの駆動制御、並びに前述のアラー
ム情報およびセンサ情報の拾集、これら情報の主システ
ムへの送り出しを行なっている。
しかしながら、前述のように主システムおよび副システ
ムより構成される場合には、２個のシステムであるため
にハードウェアにおいては部品点数が多くなるとともに
、ソフトウェアにオイてｔ、各システムを制御するプロ
グラムの開発が必要であるという問題点がある。また、
主−副システムにおける情報の送受にも時間を要すると
いう問題点がある。
ムより構成される場合には、２個のシステムであるため
にハードウェアにおいては部品点数が多くなるとともに
、ソフトウェアにオイてｔ、各システムを制御するプロ
グラムの開発が必要であるという問題点がある。また、
主−副システムにおける情報の送受にも時間を要すると
いう問題点がある。
本発明は、このような問題点を解消することを目的とし
て、部品点数の減少、プログラムの削除を図るとともに
、情報等の送受において時間を要しない機構制御装置を
提供しようとするものである。
て、部品点数の減少、プログラムの削除を図るとともに
、情報等の送受において時間を要しない機構制御装置を
提供しようとするものである。
本発明による機構制御装置は、前述された目的を達成す
るために、第１図の原理構成のブロツク図に示されてい
るように、 機構に種々の動作指示を与える制御コマンドを出力する
コントローラ手段１、このコントローラ手段１から出力
される各制御コマンドに対応する機構の動作制御データ
を記憶するメモリ手段２、このメモリ手段２に記憶され
ている機構の動作制御データのうちから前記コントロー
ラ手段１から出力される制御コマンドに対応する機構の
動作制御データのそのメモリ手段２における記憶位置を
調べるとともに、この機構の動作制御データを機構の駆
動制御側に転送することを指示する制御処理手段３およ
び、この制御処理手段３からの記憶位置および転送指示
にもとづき前記メモリ手段２からその記憶位置に記憶さ
れている機構の動作制御データを機構の駆動制御側に直
接に転送する直接メモリアクセス手段４を具える構成を
特徴とするものである。
るために、第１図の原理構成のブロツク図に示されてい
るように、 機構に種々の動作指示を与える制御コマンドを出力する
コントローラ手段１、このコントローラ手段１から出力
される各制御コマンドに対応する機構の動作制御データ
を記憶するメモリ手段２、このメモリ手段２に記憶され
ている機構の動作制御データのうちから前記コントロー
ラ手段１から出力される制御コマンドに対応する機構の
動作制御データのそのメモリ手段２における記憶位置を
調べるとともに、この機構の動作制御データを機構の駆
動制御側に転送することを指示する制御処理手段３およ
び、この制御処理手段３からの記憶位置および転送指示
にもとづき前記メモリ手段２からその記憶位置に記憶さ
れている機構の動作制御データを機構の駆動制御側に直
接に転送する直接メモリアクセス手段４を具える構成を
特徴とするものである。
コントローラ手段ｌから出力される制御コマンドにより
、制御処理手段３はメモリ手段２に記憶されているその
制御コマンドに対応する機構の動作制御データのそのメ
モリ手段２における記憶位置を調べるとともに、この機
構の動作制御データを機構の駆動制御側への転送を指示
する。これら記憶位置および転送指示にしたがって直接
メモリアクセス手段４は、メモリ手段２から制御コマン
ドに対応する機構の動作制御データを直接に機構の駆動
制御側に転送する。
、制御処理手段３はメモリ手段２に記憶されているその
制御コマンドに対応する機構の動作制御データのそのメ
モリ手段２における記憶位置を調べるとともに、この機
構の動作制御データを機構の駆動制御側への転送を指示
する。これら記憶位置および転送指示にしたがって直接
メモリアクセス手段４は、メモリ手段２から制御コマン
ドに対応する機構の動作制御データを直接に機構の駆動
制御側に転送する。
〔実施例］
次に、本発明による機構制御装置をモータ駆動制御に適
用する場合の具体的実施例につき、図面を参照しつつ説
明する。
用する場合の具体的実施例につき、図面を参照しつつ説
明する。
第２図において、中央処理装置（ｃＰｔＪ）１１からは
、アドレスバスを介して例えば１６ビツト構成のアドレ
ス信号と、コマンド、データ等の書込み、読出しを指定
するーｒｉｔｅ信号およびＲｅａｄ信号とが出力される
。この１６ビツト構成のアドレス信号の例えば上位３ピ
ントは、双方向接続装置で構成されるコントローライン
ターフェイス回路１２、ＣＰＬＩＩＩにおいて実行され
てシステノ、の制御処理等を行なうためのプログラムと
各種テーブルとを記憶する読出し専用メモリ（ＲＯＭ）
１３、プログラムを実行するに必要なワーキングメモリ
としての書込み／続出しメモリ（ＲＡＭ）１４、任意の
アドレスのデータを読取り転送する直接アクセスメモリ
回路（ＤＭＡ回路）１５およびモータ側のアラームを検
知するアラーム検知回路１６夫々をアクセスするための
チップセレクト信号Ｃ３Ｉ〜Ｃ，Ｓ５を、これら上位３
ピントでもって形成するデコーダ１７に供給される。ま
た、下位の１３ビツトは、ＲＯ，Ｍ１３、ＲＡＭ１４お
よびＤＭＡ回路１５夫々におけるアドレス指示のために
それらＲＯＭ１３、ＲＡＭ１４およびＤＭＡ回路１５に
供給される。また、Ｗｒｉｔｅ／Ｒｅａｄ信号は、コン
トローラインターフェイス回路１２、さらにはそのコン
トローラインターフェイス回路１２を介してモータ側に
生じたアラームの内容解析等にもとづいてモータに種々
の動作指示を与える制御コマンドを供給するコントロー
ラ１８、ＲＡＭ１４およびＩ）ＭＡ回路１５夫々に供給
され、一方Ｒｅａｄ信号はＲＯＭ１３に供給される。な
お、ＤＭＡ回路１５からは、モータ回転速度を制御する
だめのパルストレインデータ構成の各種回転動作制御デ
ータを記憶するＲＯＭ１９にＲｅａｄ信号がそのＤＭＡ
回路１５を介して供給されるとともに、このＲＯＭ１９
から読出される回転動作制御データをモータ駆動部２Ｏ
Ａ 、２０Ｂ・・・に供給するのに各モータ駆動部２Ｏ
Ａ 、２０Ｂ・・・に対応して設けられている出力装置
３０Ａ、 ３０Ｂ・・・夫々にアクセスしてその回転動
作制御データを書込むためにチップセレクト信号Ｃ５Ａ
、Ｃ３Ｂ・・・が供給される。
、アドレスバスを介して例えば１６ビツト構成のアドレ
ス信号と、コマンド、データ等の書込み、読出しを指定
するーｒｉｔｅ信号およびＲｅａｄ信号とが出力される
。この１６ビツト構成のアドレス信号の例えば上位３ピ
ントは、双方向接続装置で構成されるコントローライン
ターフェイス回路１２、ＣＰＬＩＩＩにおいて実行され
てシステノ、の制御処理等を行なうためのプログラムと
各種テーブルとを記憶する読出し専用メモリ（ＲＯＭ）
１３、プログラムを実行するに必要なワーキングメモリ
としての書込み／続出しメモリ（ＲＡＭ）１４、任意の
アドレスのデータを読取り転送する直接アクセスメモリ
回路（ＤＭＡ回路）１５およびモータ側のアラームを検
知するアラーム検知回路１６夫々をアクセスするための
チップセレクト信号Ｃ３Ｉ〜Ｃ，Ｓ５を、これら上位３
ピントでもって形成するデコーダ１７に供給される。ま
た、下位の１３ビツトは、ＲＯ，Ｍ１３、ＲＡＭ１４お
よびＤＭＡ回路１５夫々におけるアドレス指示のために
それらＲＯＭ１３、ＲＡＭ１４およびＤＭＡ回路１５に
供給される。また、Ｗｒｉｔｅ／Ｒｅａｄ信号は、コン
トローラインターフェイス回路１２、さらにはそのコン
トローラインターフェイス回路１２を介してモータ側に
生じたアラームの内容解析等にもとづいてモータに種々
の動作指示を与える制御コマンドを供給するコントロー
ラ１８、ＲＡＭ１４およびＩ）ＭＡ回路１５夫々に供給
され、一方Ｒｅａｄ信号はＲＯＭ１３に供給される。な
お、ＤＭＡ回路１５からは、モータ回転速度を制御する
だめのパルストレインデータ構成の各種回転動作制御デ
ータを記憶するＲＯＭ１９にＲｅａｄ信号がそのＤＭＡ
回路１５を介して供給されるとともに、このＲＯＭ１９
から読出される回転動作制御データをモータ駆動部２Ｏ
Ａ 、２０Ｂ・・・に供給するのに各モータ駆動部２Ｏ
Ａ 、２０Ｂ・・・に対応して設けられている出力装置
３０Ａ、 ３０Ｂ・・・夫々にアクセスしてその回転動
作制御データを書込むためにチップセレクト信号Ｃ５Ａ
、Ｃ３Ｂ・・・が供給される。
ところで、ＲＯＭ１９に記憶されている各種回転動作制
御データの先頭番地およびレングス長は、ＲＯＭ１３の
テーブルにコントローラ１８から供給される各制御コマ
ンドに対応して記憶されている。
御データの先頭番地およびレングス長は、ＲＯＭ１３の
テーブルにコントローラ１８から供給される各制御コマ
ンドに対応して記憶されている。
次に、前述のように構成される本発明による機構制御装
置の動作について説明する。
置の動作について説明する。
ｉ）通常の場合
コントローラ１８からコントローラインターフェイス回
路１２を介して制御コマンドがＣＰＬＪＩＩに供給され
ると、このＣＰ Ｕｌｌは実行中のプログラムの処理を
中断して割込み制御ルーチンに入る。この割込み制御ル
ーチンムこおいてＣＰ Ｕｌｌは、ＲＯＭ１３のテーブ
ルを調べ、ＲＯＭ１９において記憶されているその制御
コマンドに対応する回転動作制御データの先頭番地、さ
らにはその回転動作制御データのレングス長をそのＲＯ
Ｍ１３のテーブルから読出し、これら先頭番地およびレ
ングス長をＤＭＡ回路１５に供給して書込む。次に、Ｄ
ＭＡ回路１５は続いてＣＰ ０１１から供給される起動
コマンドにもとづいてそれらの先頭番地およびレングス
長にもとづいてＲＯＭ１９に記憶されている所要の回転
動作制御データを、チップセレクト信号Ｃ３Ａ、Ｃ５Ｂ
・・・によってアクセスされている対応する出力装置２
１Ａ、 ２１Ｂ・・・に転送する。この転送された回転
動作制御データは、モータ制御駆動部２０６．２０Ｂ・
・・において駆動電圧レヘルに変換されて例えばＤＣモ
ータに供給され、モータの回転動作制御が行なわれる。
路１２を介して制御コマンドがＣＰＬＪＩＩに供給され
ると、このＣＰ Ｕｌｌは実行中のプログラムの処理を
中断して割込み制御ルーチンに入る。この割込み制御ル
ーチンムこおいてＣＰ Ｕｌｌは、ＲＯＭ１３のテーブ
ルを調べ、ＲＯＭ１９において記憶されているその制御
コマンドに対応する回転動作制御データの先頭番地、さ
らにはその回転動作制御データのレングス長をそのＲＯ
Ｍ１３のテーブルから読出し、これら先頭番地およびレ
ングス長をＤＭＡ回路１５に供給して書込む。次に、Ｄ
ＭＡ回路１５は続いてＣＰ ０１１から供給される起動
コマンドにもとづいてそれらの先頭番地およびレングス
長にもとづいてＲＯＭ１９に記憶されている所要の回転
動作制御データを、チップセレクト信号Ｃ３Ａ、Ｃ５Ｂ
・・・によってアクセスされている対応する出力装置２
１Ａ、 ２１Ｂ・・・に転送する。この転送された回転
動作制御データは、モータ制御駆動部２０６．２０Ｂ・
・・において駆動電圧レヘルに変換されて例えばＤＣモ
ータに供給され、モータの回転動作制御が行なわれる。
なお、回転動作制御データを出力装置２１Ａ、 ２１Ｂ
・・・に転送すると、ＤＭＡ回路１５はＣＰ Ｕｌｌに
割込みにより転送終了コマンドを供給する。なお、ＤＭ
Ａ回路１５の回転動作制御データの転送中は、ＣＰ ０
１１等は、次のコントローラ１８からの制御コマンドの
処理、アラーム情報およびセンサ情報の受は入れおよび
処理等を行なっている。
・・・に転送すると、ＤＭＡ回路１５はＣＰ Ｕｌｌに
割込みにより転送終了コマンドを供給する。なお、ＤＭ
Ａ回路１５の回転動作制御データの転送中は、ＣＰ ０
１１等は、次のコントローラ１８からの制御コマンドの
処理、アラーム情報およびセンサ情報の受は入れおよび
処理等を行なっている。
通常の場合は、このような動作を繰返す。
ｉｉ）異常の場合
各種センサからの異常のアラーム状態は、アラーム検知
回路１６により検知される。このアラーム検知回路１６
において検知されたアラーム情報はＣＰＵＩＩのポーリ
ングにより検出され、アラームコマンドがコントローラ
１８に供給される。このコントローラ１８はアラーム内
容を解析してアラーム処理の制御コマンドをＣＰＵＩＩ
に供給し、ＤＭＡ回路１５は前述のようにしてＲＯＭ１
９からアラーム処理用の回転動作制御データを対応する
出力装置２１Ａ。
回路１６により検知される。このアラーム検知回路１６
において検知されたアラーム情報はＣＰＵＩＩのポーリ
ングにより検出され、アラームコマンドがコントローラ
１８に供給される。このコントローラ１８はアラーム内
容を解析してアラーム処理の制御コマンドをＣＰＵＩＩ
に供給し、ＤＭＡ回路１５は前述のようにしてＲＯＭ１
９からアラーム処理用の回転動作制御データを対応する
出力装置２１Ａ。
２１Ｂ・・・に転送し、アラーム処理制御を行なう。
なお、非常の場合にはＣＰＵＩＩのポーリングを待つこ
となく割り込みによりアラーム処理を行なう。
となく割り込みによりアラーム処理を行なう。
なお、本発明におけるコントロニラ手段１が本実施例に
おけるコントローラインターフェイス回路工２およびコ
ントローラ１８に対応し、本発明におけるメモリ手段２
が本実施例におけるＲＯＭ１９に対応し、本発明におけ
る制御処理手段３が本実施例におけるＣ Ｐ Ｕｌｌ、
ＲＯＭ１３、ＲＡＭ１４およびデコーダ１７に対応して
いるとともに、本発明における直接メモリアクセス手段
４が本実施例におけるＤＭＡ回路１５に対応している。
おけるコントローラインターフェイス回路工２およびコ
ントローラ１８に対応し、本発明におけるメモリ手段２
が本実施例におけるＲＯＭ１９に対応し、本発明におけ
る制御処理手段３が本実施例におけるＣ Ｐ Ｕｌｌ、
ＲＯＭ１３、ＲＡＭ１４およびデコーダ１７に対応して
いるとともに、本発明における直接メモリアクセス手段
４が本実施例におけるＤＭＡ回路１５に対応している。
以上に説明したように、本発明によれば、従来例の主シ
ステムにおけるＣＰＵ等に対応する制御処理手段だけで
済み、副システムにおけるＣＰＵ等のような制御処理手
段が不要となるために、ハードウェアにおける部品点数
が減少し、ソフトウェアにおいても制御処理手段におけ
るプログラムだけでよくプログラムの削除を図ることが
できる。また、従来例のように主−副システムにおける
情報等の送受にも時間を要することがない。また、制御
処理手段におけるプログラムだけでよいことから開発期
間を短縮できるとともに、メモリ手段に記憶されている
機構の動作制御データを変更することだけで機構の動作
を自由に変更することができる。
ステムにおけるＣＰＵ等に対応する制御処理手段だけで
済み、副システムにおけるＣＰＵ等のような制御処理手
段が不要となるために、ハードウェアにおける部品点数
が減少し、ソフトウェアにおいても制御処理手段におけ
るプログラムだけでよくプログラムの削除を図ることが
できる。また、従来例のように主−副システムにおける
情報等の送受にも時間を要することがない。また、制御
処理手段におけるプログラムだけでよいことから開発期
間を短縮できるとともに、メモリ手段に記憶されている
機構の動作制御データを変更することだけで機構の動作
を自由に変更することができる。
第１図は特許請求の範囲に記載した本発明の構成に対応
する原理ブロック図であるとともに、第２図は本発明に
よる機構制御装置の具体的実施例を説明するためのブロ
ック図、第３図は従来例を説明するためのブロック図で
ある。 コントローラ手段 メモリ手段 制御処理手段 直接メモリアクセス手段 ＰＬＩ コントローラインターフェイス回路 ＯＭ ＡＭ ＤＭＡ回路 アラーム検知回路 デコーダ コントローラ モータ制御駆動部 出力装置
する原理ブロック図であるとともに、第２図は本発明に
よる機構制御装置の具体的実施例を説明するためのブロ
ック図、第３図は従来例を説明するためのブロック図で
ある。 コントローラ手段 メモリ手段 制御処理手段 直接メモリアクセス手段 ＰＬＩ コントローラインターフェイス回路 ＯＭ ＡＭ ＤＭＡ回路 アラーム検知回路 デコーダ コントローラ モータ制御駆動部 出力装置
Claims (1)
- 【特許請求の範囲】 １ （ａ）機構に種々の動作指示を与える制御コマンド
を出力するコントローラ手段（１）、 （ｂ）このコントローラ手段（１）から出力される各制
御コマンドに対応する機構の動作制御データを記憶する
メモリ手段（２）、 （ｃ）このメモリ手段（２）に記憶されている機構の動
作制御データのうちから前記コントローラ手段（１）か
ら出力される制御コマンドに対応する機構の動作制御デ
ータのそのメモリ手段（２）における記憶位置を調べる
とともに、この機構の動作制御データを機構の駆動制御
側に転送することを指示する制御処理手段（３）および
（ｄ）この制御処理手段（３）からの記憶位置および転
送指示にもとづき前記メモリ手段（２）からその記憶位
置に記憶されている機構の動作制御データを機構の駆動
制御側に直接に転送する直接メモリアクセス手段（４）
を具えることを特徴とする機構制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217822A JPH04100103A (ja) | 1990-08-17 | 1990-08-17 | 機構制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217822A JPH04100103A (ja) | 1990-08-17 | 1990-08-17 | 機構制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100103A true JPH04100103A (ja) | 1992-04-02 |
Family
ID=16710292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2217822A Pending JPH04100103A (ja) | 1990-08-17 | 1990-08-17 | 機構制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100103A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012135103A (ja) * | 2010-12-21 | 2012-07-12 | Daihatsu Motor Co Ltd | モータ駆動制御装置 |
-
1990
- 1990-08-17 JP JP2217822A patent/JPH04100103A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012135103A (ja) * | 2010-12-21 | 2012-07-12 | Daihatsu Motor Co Ltd | モータ駆動制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| KR910001555A (ko) | 데이타 프로세서 | |
| JPH04100103A (ja) | 機構制御装置 | |
| JPS634209B2 (ja) | ||
| KR930001588B1 (ko) | 프로세서 제어장치 | |
| JPH05225114A (ja) | Ｉｏ制御装置 | |
| JPH02166548A (ja) | 共通バス制御方式 | |
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
| JPH07114523A (ja) | 並列処理装置 | |
| JPH0114616B2 (ja) | ||
| JPH0589036A (ja) | スレーブ情報処理装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2585852B2 (ja) | バッファ制御方式 | |
| JPS58213371A (ja) | デ−タ処理システム | |
| JPS62188536A (ja) | 回線状態表示方式 | |
| JPH01248261A (ja) | デュアルポートメモリにおけるメモリアクセス制御回路 | |
| JP2005084820A (ja) | 入出力装置の模擬機能を備えた制御装置 | |
| JPH0429096B2 (ja) | ||
| JPS63155254A (ja) | 情報処理装置 | |
| JPH01133108A (ja) | プログラマブルコントローラ | |
| JPS61296459A (ja) | デ−タ処理装置 | |
| JPS6368954A (ja) | 情報転送方式 | |
| JPS63174134A (ja) | 割込み制御装置 | |
| JPH05307521A (ja) | レジスタ設定値制御回路 | |
| JPH01241658A (ja) | 入出力制御装置 |