JPH0410016A - 電源供給装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は電源供給装置に係り、特にメモリ・カートリッ
ジにアクセスするときだけ電源供給する電源供給装置に
関する。

（従来の技術） 例えば、印字に関する情報を格納するメモリカートリッ
ジをプリンタ・コントローラに装着することによって、
印刷条件が設定されて印字出力できるプリンタ装置かあ
る。

このプリンタ装置は、前記メモリ・カートリッジの情報
をプリンタ・コントローラで読出し印刷条件を設定させ
ることによって、格納されている印刷条件で印字出力す
ることかできる。

しかし前記プリンタ装置は、装着されているメモリ・カ
ートリッジには常時、電源供給装置から電源が印加され
ている。このため、他のメモリ・カートリッジに交換等
する際、前記電源供給装置からの電源をオフした後、前
記メモリ・カートリッジの挿抜を行なわなければならな
い。

（発明が解決しようとしている課題） 前述したように、プリンタ本体の電源かオンしている時
、挿入されているメモリ・カートリッジには電源供給装
置から電源が常に供給されている状態である。このため
、交換などする際に電源をオフせすにメモリ・カートリ
ッジを抜去した場合に、メモリ・カートリッジ内の半導
体メモリが破壊される。

そこで本発明は、メモリ・カートリッジへのアクセス中
のときたけ、つまり必要なときのみ電源供給する電源供
給装置を提供することを目的とする。

（課題を解決するための手段） 本発明は上記目的を達成するために、各種制御情報を格
納する挿抜可能なメモリ・カートリッジと、前記メモリ
・カートリッジに電源を供給する電源供給手段と、前記
メモリ・カートリッジへのアクセス要求を受ける受信手
段と、前記受信手段で前記アクセス要求を受けている間
のみ、前記電源供給手段に前記メモリ・カートリッジへ
の電源供給を行わせる制御手段とを具備する電源供給装
置を提供することができる。

（作用） 以上のような構成によると、本発明の電源供給装置は、
装着されたメモリ・カートリッジから情報データを読み
書きするためのアクセス中のみに電源を供給することが
できる。

（実施例） 第１図は、本発明の電源供給装置の一実施例としてのプ
リンタコントローラの構成を示すブロック図である。

このプリンタコントローラは、ホストコンピュータ（図
示せず）から転送されるコード化データを受信して、用
紙に画像情報を印字するための制御を行うプリンタコン
トローラ主制御部（以下、主制御部と略す）１と、プリ
ンタ本体に対して挿抜することか可能でフォント等の情
報データが格納されたメモリ・カートリッジ２と、この
メモリ・カートリッジ２の情報データの読み書きを行う
メモリ・カートリッジ・ドライバ（以下、Ｍ　ＣＤと略
す）３とで構成される。

前記主制御部１は、前記のホストコンピュータから受信
したコード化データを読み取って、用紙に画像情報を印
字するための処理に加え、前記ＭＣＤ３からのサービス
要求信号（前記ＭＣＤ３が前記メモリ・カートリッジの
挿抜を検出した時に、及び前記ＭＣＤ３が異常状態にな
った時に後述するアサートにする信号）を検知したとき
、予め設定された命令を前記ＭＣＤ３に転送する。前記
ＭＣＤ３は、その命令に従った処理を実行する。

次に前記ＭＣＤ３の構成は、ＭＣＤ制御部４と前記主制
御部１との間に、Ｉｌｏを制御したり、データを転送す
るアドレス／データバス５によって、通信制御ボート６
と通信データポート７サービス要求信号出力ポート８と
がそれぞれ接続されている。

またカートリッジ・コネクタ９と前記ＭＣＤ制御部４と
の間に前記アドレス／データバス５によって、カートリ
ッジ・データ／アドレスポート１０とカートリッジ挿抜
検知ポート１１とカートリッジ電源供給ポート１２とカ
ートリッジ種類検知ポート１３とがそれぞれ接続されて
いる。

前記ＭＣＤ制御部４は、前記主制御部１との通信制御、
前記主制御部１からの命令解析と命令実行、前記メモリ
・カートリッジ２の挿抜検知およびメモリ・カートリッ
ジ２への電源のオン／オフ制御を行なっている。

次に通信制御ポート６は、前記主制御部１とのデータ通
信において、データ送受信に伴うハントシェイクを実行
するための一手段であり、前Ｈａ　ＭＣＤ制御部４内の
ＣＰＵ４ａ　（第３図）により制御される。

そして前記通信データポート７は、前記主制御部１との
データ通信におけるデータ送受信手段である。つまり前
記Ｍ　ＣＤ　３か前記主制御部１から受信するのは、命
令（コマンド）と、その命令に付加するデータ、そして
前記ＭＣＤ３が前記主制御部１へ送信するのは、前記メ
モリ・カートリッジ２内のデータと、前記ＭＣＤ３の状
態を示すスティタスである。

前記ＣＰＵ４ａは、前記通信制御ボート６と前記通信デ
ータポート７をアクセスすることにより、前記主制御部
１からの前記コマンド／データの入力、または、前記主
制御部１への前記データ／スティタスの出力を実行する
ことができる。

モまたサービス要求信号出力ポート８は、前記主制御部
１へ、前記サービス要求信号を送信する手段である。前
記カートリッジ・データ／アドレスポート１０は、挿抜
てきる前記メモリ・カートリッジ２と、前記ＣＰＬ１４
ａとのデータ転送のための入出力手段である。そして前
記ＣＰＵ４ａは、前記主制御部１から受信したデータを
前記メモリ・カートリッジ２に書き込んたり、前記メモ
リ・カートリッジ２から読みたしたデータを前記主制御
部１へ送信するときに、それぞれこのサービス要求信号
出力ポート８を選択する。

そして前記カートリッジ挿抜検知ポート３３は、前記メ
モリ・カートリッジ２の挿抜を検知する手段である。前
記カートリッジ電源供給ポート１２は、メモリ・カート
リッジ２への電源を供給する手段である。前記カートリ
ッジ種類検知ポート１３は、前記メモリ・カートリッジ
２に内蔵されているメモリ媒体の種類（ＲＯＭ４　ｂ、
ＲＡＭ４　ｃなど）を検知するための手段である。

また前記カートリッジ・コネクタ９は、前記メリ・カー
トリッジ２を挿入するコネクタである。

第２図は前記メモリ・カートリッジ２のデータ記憶構成
を示す。

前記メモリ・カートリッジ２はＲＡ　Ｍ、またはＲＯＭ
てなるメモリ２ａを内蔵しデータとしてフォント他の情
報を格納した前記Ｍ　ＣＤ　３本体ｌ対して、脱着可能
なカートリッジで、メモリの先頭アドレスＡＤから所定
長のＩＤ番号（ＦＯＮＴ）か格納されている。すなわち
、先頭アドレスＡＤにはコード「４６」の“Ｆ”か格納
され、次アドレスへ順次にコートｒ５１ｈｊ、　　ｒ４
ｅｈＪｒ５４ｈＪが格納されている。

第３図に前記ＭＣＤ制御部４の構成を示し説明する。

前記ＭＣＤ制御部４の構成は、後述するプログラムＲＯ
Ｍ４ｂに格納されたプログラムにより前記ＭＣＤ３の制
御を行なうＣＰＵ４ａと、前記ＣＰＵ４ａが前記ＭＣＤ
３を制御するだめのプログラムを格納するプログラムＲ
ＯＭ４ｂと、前記プログラムＲＯＭ４ｂに格納されたプ
ログラムて使用するエリアを確保するワークＲＡＭ４ｃ
とて構成され、それぞれか前記アドレス／データバス５
に接続してそれぞれのポートにデータを転送している。

次に第４図は前記ワークＲＡＭ４ｃの構成を示し詳細に
説明する。

前記ワークＲＡＭ４ｃのファイル構成は、起動タイマ（
ＣＤＴＩＭＥＲ）４ｄ、電源安定タイマ（ＶＤＴ　ＩＭ
ＥＲ）４　ｅ、挿抜記憶手段（ＣＡ、ＲＤＳＴＴＳ）４
ｆ、ＩＤ確認記憶手段（ＣＡＲＤＩＤＳＴＴＳ）４ｇ、
メモリ媒体記憶手段（Ｍ　ＥＭＯＳＴＴＳ）４ｈ、電源
供給判定記憶手段（■ＣＣＲＥＱ）４　ｉ、読み書き判
定記憶手段（ＶＣＣＲＤＹ）４　ｊ、格納記憶手段（Ｃ
ＮＣＴＦＬＡＧ）４ｋ及びＩＤ登録記憶手段（ＩＤＮＵ
Ｍ）’４ｍによって構成されている。

前記起動タイマ（ＣＤＴＩＭＥＲ）４ｄは、前記ＣＰＵ
４ａが前記カートリッジ挿抜検知ポート１１を読むこと
により、前記メモリ・カートリッジ２の挿入開始が検知
されて接続状態が安定するのを待つための計数手段であ
る。前記起動タイマ４ｄは、前記ＣＰＵ４ａが前記メモ
リ・カートリッジ２の挿入開始を検知してから起動を開
始する。

この計数手段か５００　ｍ５ｅｃを計数するまでの間に
接続状態が変化しなかったら安定したと判断して、前記
電源供給判定記憶手段４１をアサートして、前記メモリ
・カートリッジ２に電源を供給する。

ここで、前記アサートとは有効にすることで、無効にす
ることをネケートとする。

前記電源安定タイ７　（ＶＤＴ　ＩＭＥＲ）４　ｅは、
前記Ｃ，ＰＵ４ａか、前記メモリ・カートリッジに電源
を供給してから電圧か安定するのを待つだめの計数手段
である。電源安定タイマ４ｅは、前記ＣＰＵ４ａが前記
電源供給判定記憶手段４１のアサートを検知したとき起
動を開始する。この計数手段が１００　ｍ５ｅｃ後に前
記読み書き判定記憶手段４ｊをアサートして、前記メモ
リ・カートリッジ２を前記ＣＰＵ４ａが正しく読み書き
出来る状態にする。

前記挿抜記憶手段（ＣＡＲＤＳＴＴＳ）４　ｆは、前記
ＣＰＵ４ａか前記メモリ・カートリッジ２の前記カート
リッジ・コネクタ９への挿抜状態を格納するための記憶
手段であり、挿入されているときアサートし、抜かれて
いればネゲートする。

前記ＩＤ確認記憶手段（ＣＡＲＤ　ＩＤＳＴＴＳ）４ｇ
は、前記ＣＰＵ４ａか、前記カートリッジφコネクタ９
に挿入された前記メモリ・カートリッジ２に格納されて
いるＩＤか、正しいかどうかを記憶して置くだめの記憶
手段で、正しいＩＤであればアサートし、正しくないＩ
Ｄであればネゲートする。

前記メモリ媒体記憶手段（ＭＥＭＯ３ＴＴＳ）４ｈは、
前記ＣＰＵ４ａが、前記カートリッジ・コネクタ９に挿
入された前記メモリ・カートリッジ２内のメモリ媒体の
種類（ＲＯＭ、ＲＡＭ、等）を記憶しておくための、記
憶手段で、前記カートリッジ種類検知ボート１３の値が
記憶される。

前記電源供給判定記憶手段（ＶＣＣＲＥＱ）４１は、前
記ＣＰ０４ａが、前記メモリ・カートリッジ２に電源を
供給するか否か判定するために参照する記憶手段である
。前記起動タイマ４ｄが、５００　ａ＋ｓｅｃをカウン
トしたときアサートし、前記メモリ・カートリッジ２へ
の読み書きが終了したとき、または、前記メモリ・カー
トリッジ２か前記カートリッジ・コネクタ９から抜かれ
たときに、ネゲートする。前記ＣＰ０４ａは、この記憶
手段に格納されている値を、前記カートリッジ電源供給
ボート１２にｄカし、この記憶手段がアサートされてい
るときは、電源オンにして、ネゲートされているときは
、電源オフにする。

前記読み書き判定記憶手段（ＶＣＣＲＤＹ）４ｊは、前
記ＣＰＵＪａか、前記メモリ・カートリッジ２への読み
書きを開始を判定するために参照する記憶手段で、前記
メモリ・カートリッジ２に電源供給が開始されてから起
動する前記電源安定タイマ４ｅが、１００　ｔｒｓｅｃ
をカウントしたときこの記憶手段をアサートする。この
記憶手段がアサートされれば供給されている１１Ｒ電圧
が安定したとみなして前記メモリ・カートリッジ９をア
クセスすることが出来る。この記憶手段は、前記電源供
給判定記憶手段４１のネゲートと共にネゲートする。

第５図（ａ）乃至（ｄ）に前記格納記憶手段（ＣＮＣＴ
ＦＬＡＧ）４にの構成図を示す。

前記格納記憶手段（ＣＮＣＴＦＬＡＧ）４には、前記Ｃ
ＰＵ４ａが、常時、前記カートリッジ挿抜検知ボート１
１（図示せず）を５　ａ＋ｓｅｃ毎にリードして、その
値を格納する記憶手段である。その格納する領域は、３
つの領域（ＣＮＣＴＦＬＡＧＩＣＮＣＴＦＬＡＧ２．Ｃ
ＮＣＴＦＬＡＧ３．以下Ｃ１，Ｃ２，ＣＢとする）があ
り、それら領域を前記値が５１１１ｓｅｃ毎に移動する
。

この移動は、まず領域Ｃ２に格納されている値が領域Ｃ
３に移動（矢印Ａ）Ｌ、次に領域Ｃ１に格納された値が
領域Ｃ２に移動（矢印Ｂ）する。

さらに前記カートリッジ挿抜検知ボート１１から読み込
んだ値を領域Ｃ１に格納（矢印Ｃ）する。

そして、３個の領域の内、２個以上の領域がアサートさ
れていれば、挿入されたと検知し、３個の領域の内、２
個以上の領域がネゲートされていれば、抜かれたと検知
する。

すなわち、第５図（ｂ）に示すようにｎ回目に読み込ん
だ値（ｄ　ａ　ｔ　ｅ）の格納が行われると、領域ＣＩ
にｄａｔｅ（ｎ）、領域Ｃ２にｄａｔｅ（ｎ−１）、領
域Ｃ３にｄａｔｅ（ｎ−２）が格納される。

この後５１ｎＳｅｅ経過するとそれぞれ値が領域を移動
して、第５図（Ｃ）に示すようにｎ＋１回目の格納が行
われると、領域Ｃ１にｄａｔｅ　（ｎ＋１）領域Ｃ２に
ｄａｔｅ（ｎ）、領域Ｃ３にｄａｔｅ（ｎ−１）が格納
される。

さらに５　ｍ５ｅｃ経過するとそれぞれ値が領域を移動
して、第５図（ｄ）に示すようにｎ＋２回目の格納が行
われ、領域Ｃ１にｄａ　ｔ　ｅ　（ｎ＋２）　。

領域Ｃ２にｄａ　ｔ　ｅ　（ｎ＋１）　、領域Ｃ３にｄ
ａｔｅ（ｎ）が格納されことになる。

第６図は前記ＩＤ登録記憶手段（ＩＤＮＵＭ）４ｍの構
成を示す。

前記ＩＤ登録記憶手段４ｍは、前記ＣＰＵＪａが、前記
ＩＤ確認記憶手段４ｇを設定するときに、参照する記憶
手段で、ここに格納されている値と前記メモリ・カート
リッジ２の先頭アドレスに格納されているＩＤを比較し
て、等しいときに前記ＩＤ確認記憶手段４ｇをアサート
する。

また、この記憶手段は、前記主制御部ｌからの、ＩＤ登
録命令により複数個の登録かできる。

すなわち前記ＩＤ登録記憶手段４ｍは、例えば４つの領
域（ＩＤＮＵＭＩ、ＩＤＮＵＭ２．ＩＤＮＵＭ３及びＩ
ＤＮＵＭ４　；以下１１，１２．１３及び１４とする）
を持っている。そして領域■１には“ＦＯＭＴ“、領域
Ｉ２には“Ｆ　ＯＲＦｖＩ　ＡＴ”が前記主制御部１か
らのＩＤ登録命令によりそれぞれ格納される。また領域
Ｉ３及び領域Ｉ４は未定義である。

次に第７図にカートリッジ挿抜検知ポート１１の構成例
を示す。

電気的に一端を接地するメモリ・カートリッジ２がカー
トリッジ・コネクタ９に装着されている。

前記カートリッジ・コネクタ９はインバータ１１ａの入
力端及び、一端に５ｖの電圧が印加される抵抗１１ｂの
他端に接続している。前記インバータｌｌａの出力端１
１ｃは、Ｍ　ＣＤ制御部４に接続して、前記メモリ・カ
ートリッジ２かカートリッジ・コネクタ９に装着されて
いるか否か検知信号を出力している。

また第８図にはカートリッジ電源供給ポート１２の構成
例を示す。

一端が電源ＶＣＣに接続されたメモリ・カートリッジ２
かカートリッジ・コネクタ９に装着されている。前記カ
ートリッジ・コネクタ９は、他端子が５Ｖに印加された
スイッチＳ１の一端子に接続されている。前記スイッチ
Ｓ１は、接点端子かＭ　ＣＤ制御部４に接続し、接点を
閉じることによって前記メモリ・カートリッジ２に電源
が供給される。

次に以上のように構成された本実施例のプリンタ・コン
トローラの動作について説明する。このプリンタ・コン
トローラの動作は、大きく分けて４つの処理の動作に分
けることができる。その４つの処理は、挿抜検知処理、
電源供給処理、ＩＤ登録・チエツク処理及び通信処理に
なる。まず全体の動作（カートリッジ・リートの動作）
を説明した後、各処理の動作について説明する。

第９図は前記メモリ・カートリッジ２をカートリッジ・
コネクタ９に装着した時のカートリッジ・リードの動作
を示すフローチャートである。

さらに第１０図は前記カートリッジ・リードの動作に対
応するタイミングチャートであり、前記フローチャート
のステップに対応する箇所を８１Ｓ２・・・とじて示す
。

前記メモリ・カートリッジ２が装着されたか否か判定す
る（ステップＳｌ）。装着された時（Ｙ）は、挿抜記憶
手段４ｆに検出信号か検出される。

未装着の時（Ｎ）は、待機状態を維持する。

次に前記検出信号が検出されてから、起動タイマ４ｄが
５００　ｍ５ｅｃをカウントして装着が確定したか判定
する（ステップＳ２）。装着が確定しなかった場合（Ｎ
）は、前記起動タイマ４ｄがリセットされ、再度前記検
出信号か入力されるまで待機する。装着が確定した場合
（Ｙ）は、電源（■ＣＣ）が前記メモリ・カートリッジ
２に供給される（ステップＳ３）。次に電源か供給され
てから電源安定タイマ４ｅが１００　ｍ５ｅｃカウント
して、電源が安定したか判定する（ステップＳ４）。前
記電源か安定しなかった時（Ｎ）は、前記電源安定タイ
マ４ｅかリセットされ、再度安定か確定されるまで待機
する。電源が安定した時（Ｙ）は、前記メモリ・カート
リッジ２からＩＤ読み出す（ステップＳ５）。そして前
記メモリ・カートリッジ２からＩＤ番号を読み出した後
、前記電源からの供給をオフする（ステップＳ６）。

次に読出した前記ＩＤ番号か正しいものか判定をする（
ステップＳ７）。前記ＩＤ番号か正しくなかった時（Ｎ
）は、ステップＳ１に戻り、再度圧しい前記ＩＤ番号の
メモリ・カートリッジか装着されるまで待機する。正し
い前記ＩＤ番号であった時（Ｙ）はＩＤ確認記憶手段（
ＣＡＲＤ　Ｉ　ＤＳＴＴＳ）４ｇをアサートする（ステ
ップＳ８）。

次にＭＣＤ制御部４からプリンタ・コントローラ主制御
部（以下、主制御部とする）１にサービス要求信号か送
信される（ステップＳ９）。そして前記主制御部１から
のカートリッジ・センス・コマンドを通信データポート
７に送信して、受信したか否かＭＣＤ制御部４が判定す
る（ステップ５１０）。そのカートリッジ・センス・コ
マンドを受信しなかった時（Ｎ）は、受信かされるまで
待機する。またそのカートリッジ・センス・コマンドを
受信した時（Ｙ）　、ＭＣＤ制御部４は前記主制御部１
にＩＤ確認信号を送信する（ステップ５１１）。

前記主制御部ｌは正しいＩＤ番号か確認した後、リード
・コマンドを通信データポート７に送信して、受信した
か否かＭＣＤ制御部４か判定する（ステップ５１２）。

その受信かされなかった時（Ｎ）は、受信か確認される
まで待機している。

その受信がなされた時（Ｙ）は、前記電源（ＶＣＣ）が
前記メモリ・カートリッジ２に供給される（ステップ８
１３）。

次に電源が供給されてから電源安定タイマ４ｅか１００
　ｍ５ｅｃカウントして電源が安定したか判定する（ス
テップ５１４）。前記電源か安定しなかった時（Ｎ）は
、前記電源安定タイマ４ｅかリセットされ、再度安定が
確定されるまで待機する。

前記電源か安定した時（Ｙ）は、前記メモリ・カートリ
ッジ２からデータを読み出しくステップ５１５）、前記
主制御部１に送信する（ステップ５１６）。前記データ
を受信した前記主制御部１は、キャンセル・コマンドを
前記ＭＣＤ制御部４に送信する（ステップ５１７）。前
記キャンセル・コマンドを前記通信データポータ７に受
信したか否か判定をする（ステップ５１８）。前記キャ
ンセル・コマンドか受信されていなかった時（Ｎ）は、
ステップＳ１５に戻り、再度前記メモリ・カートリッジ
２からデータを読み出す。その前記キャンセル・コマン
ドか受信されていた時（Ｙ）は、前記メモリ・カートリ
ッジ２への電源の供給を止める（ステップ５１９）。

以上のように本実施例のプリンタ・コントローラのメモ
リ・カートリッジ２への電源供給は、メモリ・カートリ
ッジ２にＩＤ番号やデータの読み書きする時以外は電源
を供給しない。

また、さらにプリンタ・コントローラの全体の動作に関
して説明したか、前述した挿抜検知処理、電源供給処理
、ＩＤ登録・チエツク処理及び通信処理の各動作につい
て説明する。

ます、メモリ・カートリッジのための挿抜検知処理につ
いて説明する。

ＭＣＤ制御部４内のＣＰＵ４ａは、５　ｍ５ｅｃ毎に、
格納記憶手段ＣＮＣＴＦＬＡＧＩ　（以下、領域Ｃ１と
する）の値をＣＮＣＴＦＬＡＧ２　（以下、領域Ｃ２と
する）に移動して、ＣＮＣＴＦＬＡＧ２の値をＣＮＣＴ
ＦＬＡＧ３　（以下、領域Ｃ３とする）に移動する。さ
らにカートリッジ挿抜検知ポート１１の値を領域Ｃ１に
格納する。そして、領域Ｃ１、領域Ｃ２、領域Ｃ３を参
照して、その組合せが、 （領域ＣＩ、領域Ｃ２，領域Ｃ３） −（０，１，１）ＯＲ（１，０１） ＯＲ（１，１，０）ＯＲ（１，１，１）のとき、前記メ
モリ・カートリッジ２の挿入が開始されたと判定して、
前記メモリ・カートリッジ２の実装状態を示す挿抜記憶
手段（ＣＡＲＤＳＴＴＳ）４ｆをアサートする。また （領域Ｃ１，領域Ｃ２，領域Ｃ３） ＝　（０，０，０，）ＯＲ（０，０，１）ＯＲ（０，１
，０）ＯＲ（１，０，０）のとき、前記メモリ・カート
リッジ２か抜かれたと判定して、前記挿抜記憶手段４ｆ
をネケートする。

たたし、５　ｍ５ｅｃ毎に３回読み込んだうち１回か他
と異なるとき、その１回は、メモリ・カートリッジ２の
挿抜動作とは関係の無いノイズとみなす。

第１１図は挿抜検知処理の一実施例であり、カートリッ
ジ挿抜検知ポート１１と、５　ｍ５ｅｃ毎の格納記憶手
段（ＣＮＣＴＦＬＡＧ）４に、前記挿抜記憶手段４ｆと
の読み込むタイミングの関係を示す。

カートリッジ挿抜検知ポート１１の変化を示す部分Ａは
、前記メモリ・カートリッジ２の挿抜とは関係の無いノ
イズであり、前記挿抜記憶手段４ｆが、ネゲートされて
いる。

同様に部分Ｂで、前記メモリ・カートリッジ２が挿入さ
れ、前記メモリ・カートリッジ２と、カートリッジ・コ
ネクタ９の接触点か乱れている状態である。従って、ま
た前記挿抜記憶手段４ｆは、ネゲートされている。

同様に部分Ｃでは、前記メモリ・カートリッジ２の接触
点が移動中ではあるが接触状態か安定しているので、格
納記憶手段４ｋが（１，１，０）（０，１，１）となり
、前記挿抜記憶手段４ｆはアサートする。

部分りでは、まだ前記接触点が移動しているため、再び
接触状態が不安定になる。これによって前記格納記憶手
段４ｋが（０，０，１）（１，０１）となり、前記挿抜
記憶手段４ｆがネゲートされる。

そして部分Ｅでは、前記接触点の移動が終了して接触状
態が確定したので、前記格納記憶手段４ｋが（１，１，
０）（１，１，１）となり、前記挿抜記憶手段４には、
アサートする。

部分Ｆは、前記メモリ・カートリッジ２か、前記カート
リッジ・コネクタ９から抜かれ、前記挿抜記憶手段４ｆ
は、ネゲートする。

このようにカートリッジ挿抜検知ポート１］の値か乱れ
ていても、上記のような規則で前記挿抜記憶手段４ｆを
確定し、これを前記メモリ・カートリッジ２の実装状態
を示すフラグとして２照することにより、５ｍ５ｅｃ前
後の単発的なノイズを除去して、より確実なメモリ・カ
ートリッジ２の挿抜検知をすることかできる。

次に電源供給処理について説明する。

メモリ・カートリッジ２か、カートリッジ・コネクタ９
に挿入が開始されても、上記の挿抜検知処理で示したよ
うに、接触点が移動している間は接続状態か不安定にな
る。そのため、挿入開始されてすぐに電源を供給すると
メモリ・カートリッジ２を破壊したり、誤ったデータを
リード／ライトすることがある。つまり、前記挿抜記憶
手段４ｆでメモリ・カートリッジ２が挿入状態になって
も、すぐにメモリ・カートリッジ２に電源を供給するこ
とができない。

そこで、上記の挿抜検知処理で説明した前記挿抜記憶手
段４ｆのアサートか一定時間以上継続してから電源を供
給するようにした。

第１２図に前記電源供給処理の一実施例のタイムチャー
トを示し詳細に説明する。

前記メモリ・カートリッジ２の挿入か開始されたとき、
つまり挿抜記憶手段（ＣＡＲＤＳＴＴＳ）４ｆがアサー
トされた時（Ｔ１）に、起動タイマ（ＣＤＴＩＭＥＲ）
４ｄを起動させる。前記起動タイマ４ｄか、５００　ｍ
５ｅｃをカウントするまでの間（Ｔ２）に、前記挿抜記
憶手段４ｆに変化かなかった時、前記メモリ・カートリ
ッジ２の挿入が確定したと判定する。

つまり前記挿抜記憶手段４ｆのアサートされた時（Ｔ１
）に、前記起動タイマ４ｄが起動する。

しかし前記起動タイマ４ｄが５００　ｍ５ｅｃ以上をカ
ウントするまでの間（Ｔ２）に、前記挿抜記憶手段４ｆ
がネゲートされる場合がある。つまり前記メモリ・カー
トリッジ２を挿入中は、カートリッジ・コネクタ９との
接触点か移動して接触状態が不安定である。前記接触点
か離れた時に前記起動タイマ４ｄはリセットするか、再
度前記挿抜記ｔＯ手段４ｆがアサートされたときに、前
記起動タイマ４ｄは再起動する。

そして前記起動タイマ４ｄが５００　ｍ５ｅｃをカウン
トした時（Ｔ３）は、電源供給判定記憶手段（ＶＣＣＲ
ＥＱ）４　ｉをアサート（Ｔ４）して、カートリッジ電
源供給ポート１２に、電源供給信号を出力（Ｔ５）して
、前記メモリ・カートリッジ２に電源の供給（Ｔ６）を
開始する。

また前記メモリ・カートリッジ２に電源供給を開始して
も電圧か安定する（Ｔ７）まで、読み書きするのを待た
なければならない。つまり前記電源供給判定記憶手段４
１がアサート（Ｔ５）されると、電源安定タイ？　（Ｖ
ＤＴ　Ｉ　ＭＥＲ）４　ｅが起動して、１００　ａ＋ｓ
ｅｅカウント（Ｔ７）したら、読み書き判定記憶手段（
ＶＣＣＲＤＹ）４　ｊをアサート（Ｔ８）して、前記メ
モリ・カートリッジ２を読み書き可能な状態にする。

このように、前記メモリ・カートリッジ２の接続状態の
安定と、電源供給後に電圧の安定を待つことにより、前
記メモリ・カートリッジ２の保護と、誤ったデータの読
み書きを防ぐことができる。

次にＩＤ登録・チエツク処理について説明する。

読み書き判定記憶手段（ＶＣＣＲＤＹ）４　ｊかアサー
トされると正しい識別（以下、ＩＤとする）番号か登録
されたメモリ・カートリッジ２か否かを調べなければな
らない。

その方法として、例えばプリンタ・コントローラで使用
する文字データか格納されていなければならないメモリ
・カートリッジ２を使用する場合に、第６図のＩＤ登録
記憶手段４ｍにＩＤ番号として、”ＦＯＮＴ”　　（ａ
ｓｃｉｉコートで、４６ｈ、５１ｈ４ｅｈ、５４ｈ　）
を格納しておき、またメモリ・カートリッジ２をフォー
マットメモリとして使用する場合のために、“ＦＯＲＭ
ＡＴ”　（ａｓｃｉｉコードて、４６ｈ、４ｆｈ、５２
ｈ、４ｄｈ、４Ｌｈ、５４ｈ　）をＩＤ番号として、Ｉ
Ｄ登録記憶手段４ｍの第２領域工２に格納してお　く　
。

これにより、このプリンタ・コントローラでは、上記の
２種類のＩＤ番号か登録されたメモリ・カートリッジ２
か使用できる。なお前記ＩＤ登録は、プリンタ本体の電
源をオンしたときのプリンタ・コントローラの初期設定
時に、主制御部１からの、ＩＤ登録命令によりおこなう
。

第１３図にＩＤ登録・チエツク処理の処理動作を示すフ
ローチャートを参照して説明する。

メモリ・カートリッジ２かカートリッジ争コネクタ９に
装着されている場合、　ますワークＲＡＭ４ｃのＩＤ登
録記憶手段４ｍの第１領域１〕に第１のＩＤ番号が登録
されているか判定される（ステップ５２０）。第１のＩ
Ｄ番号が未登録で定義されていない時（Ｎ）は、ＩＤ確
認記憶手段（ＣＡＲＤＩＤＳＴＴＳ）４ｇがネゲートさ
れる（ステップ５２１）。

また第１ＩＤ番号が定義されている時（Ｙ）は、前記メ
モリ・カートリッジ２のメモリ７ａの先頭アドレスＡＤ
に同じＩＤ番号が定義されているが判定する（ステップ
５２２）。

ステップＳ２２で、前記メモリ・カートリッジ２にＩＤ
登録記憶手段４ｍの第１の領域１１と同じＩＤ番号が定
義されている時（Ｙ）は、前記ＩＤ確認記憶手段（ＣＡ
ＲＤ　Ｉ　ＤＳＴＴＳ）４ｇかアサートされる（ステッ
プ３２３）。

しかし同じＩＤ番号が定義されていないとき（Ｎ）には
、次にＩＤ登録記憶手段４ｍの第２領域Ｉ２にＩＤ番号
が登録されているか判定される（ステップ５２４）。第
２領域工２にＩＤ番号か未登録で定義されていない時（
Ｎ）は、前記ＩＤ確認記憶手段４ｇかネゲートされる（
ステップ８２３）。

また第２領域■２にＩＤ番号が定義されている時（Ｙ）
は、前記メモリ・カートリッジ２に同じ第２領域Ｉ２の
ＩＤ番号が定義されているか判定する（ステップ５２５
）。このステップＳ２５で、前記メモリ・カートリッジ
２に同じＩＤ番号が定義されていると利手された時（Ｙ
）は、前記ＩＤ確認記憶手段（ＣＡＲＤ　Ｉ　ＤＳＴＴ
Ｓ）４　ｇがアサートされる（ステップ８２３）。

以下同様にして、第３及び第４のＩＤ番号も判定される
（ステップＳ２６乃至ステップ５２９）。

以上のようなＩＤ登録・チエツク処理は、装着したメモ
リ・カートリッジ２のＩＤ番号がＩＤ登録記憶手段４ｍ
に予め登録された複数のＩＤ番号中の１つに等しければ
、正しいＩＤ番号とみなし、前記メモリ・カートリッジ
がらり一ドできるものとしてＩＤ確認記憶手段４ｇをア
サートする。

この時、正しいＩＤ番号であると判定されるためには、
前記メモリ・カートリッジ２には、先頭アドレスに、Ｉ
Ｄ登録記憶手段４ｍに格納しているＩＤ番号と同しＩＤ
番号の”　ＦＯＮＴ”　　（ａｓｃｉｉコードで、４８
ｈ、５１ｈ、４ｅｈ、５４ｈ　）　、又は、　ＦＯＲＭ
ＡＴ”　　（ａｓｃｉｉ：７−ドで、４６ｈ、４ｆｈ、
５２ｈ、４　ｄｈ、４１ｈ、５４ｈ）を格納していなけ
ればならない。

そして、前記メモリ・カートリッジ２の先頭アドレスに
格納されているＩＤ番号が、ＩＤ登録記憶手段４ｍに登
録された複数のＩＤ番号中の全ての番号と異なるとき、
正しくないＩＤ番号とみなされ、そのメモリ・カートリ
ッジ２がらリードすることができないものとして扱い、
ＩＤ確認記憶手段４ｇをネゲートする。

またＩＤ登録・チエツク処理は、前記メモリ・カートリ
ッジ２のＩＤ番号をリードしている時に該メモリ・カー
トリッジ２がカートリッジ・コネクタ９から抜かれて挿
抜記憶手段４ｆかネゲートされた場合、並びに、前記Ｉ
Ｄ確認記憶手段４ｇか確定した場合に電源供給判定記憶
手段４１をネゲートして前記メモリ・カートリッジ２へ
の電源供給を中止する。

このように挿−人されたメモリ・カートリッジ２のＩＤ
番号を確認することによって、このプリンタ・コントロ
ーラに関係の無いメモリ・カートリッジ２の挿入による
誤動作を防ぐことかでき、さらに、複数のＩＤ番号を有
効にすることにより、複数の決められたメモリ・カート
リッジ２を使用することもできる。

次にカートリッジ・リード通信処理について、ＩＤ確認
記憶手段４ｇが確定してからの処理を説明する。各部材
に付した参照番号は第１図のものと同様である。この処
理は第９図および第１０図を説明したときにすてに概要
を説明しているかもう一度、詳細に説明する。

Ｍ　ＣＤ制御部４は、カートリッジ・コネクタ９に装着
されたメモリ・カートリッジ２か正しいＩＤ番号を持つ
ことが確認できたら、主制御部１ヘコマンドを送信する
よう要求するためサービス要求信号出力ポート８をアサ
ートする。

しかし反対に、前記カートリッジ・コネクタ９に装着さ
れたメモリ・カートリッジ２が正しくないＩＤ番号であ
ることか確認されたら、他の正しいＩＤ番号のメモリ・
カートリッジ２に交換されるまで、前記サービス要求信
号出力ポート８は、アサートしない。

そして前記サービス要求信号出力ポート８のアサートを
検知した前記主制御部１は、正しいＩＤ番号のメモリ・
カートリッジ２が挿入されたことを確認するためカート
リッジ・センス・コマンドを、ＭＣＤ３に送信する。そ
のカートリッジ・センス・コマンドを受信した前記ＭＣ
Ｄ３は、前記主制御部１へＩＤ確認記憶手段４ｇの内容
を返送する。

前記ＩＤ確認記憶手段４ｇの内容を受信した前記主制御
部１は、前記ＭＣＤ　３に挿入されたメモリ・カートリ
ッジ２か正しいＩＤ番号であることか確認できたら、前
記Ｍ　ＣＤ　３にカートリッジ・リード・コマンドを送
信する。

前記カートリッジ・リード・コマンドを受、信した前記
ＭＣＤ３は、電源供給判定記憶手段４１をアサートして
、前記メモリ・カートリッジ２に電源を供給し、１００
　ｍ５ｅｃ後に読み書き判定記憶手段４ｊをアサートし
てから、前記メモリ・カートリッジ２のデータを読みだ
して、前記主制御部１へ、送信する。

そして前記主制御部１は、前記メモリ・カートリッジ２
のデータ受信を終了すると前記ＭＣＤ３にキャンセル・
コマンドを送信する。前記キャンセル・コマンドを受信
した前記ＭＣＤ３は、前記メモリ・カートリッジ２から
のデータの読み出しを中止して、電源供給判定記憶手段
４１、読み書き判定記憶手段４ｊか順次ネゲートされ、
メモリ・カートリッジ２への電源供給が中止される。

またメモリ・カートリッジ２をアクセス中に、前記メモ
リ・カートリッジ２を抜いた場合には、つまり挿抜記憶
手段４ｆかネゲートされた時は、電源供給判定記憶手段
４ｉ、読み書き判定記憶手段４ｊか順次ネゲートされメ
モリ・カートリッジ２への電源供給が即中止される。

このように、メモリ・カートリッジ２に対して読み書き
するときたけ、メモリ・カートリッジ２に電源を供給す
るようにしている。

以上のような構成によると、本発明の電源供給装置は、
コントローラ内部に、メモリ・カートリッジの挿抜を検
知する手段とその検知に基づいて前記メモリ・カートリ
ッジへの電源供給を制御する手段とによって、前記メモ
リ・カートリッジの挿抜の完了を検知し、そのメモリ・
カートリッジから情報データを読み書きするときのみに
電源を供給することができる。

また本発明は、前述したプリンタ装置の−実施例に限定
されるものではなく、他にも発明の要旨を逸脱しない範
囲で種々の変形や応用か可能であることは勿論である。

［発明の効果〕 以上詳述したように本発明によれば、メモリ・カートリ
ッジから情報データを読み書きするときのみに電源を供
給する手段を具備することによって、機器本体の電源が
オン状態の時に挿抜したとしても、メモリ・カートリッ
ジを交換することができる。

従って本発明の電源供給装置は、機器本体の電源がオン
している状態でも、メモリ・カートリッジを挿抜するこ
とができる。

【図面の簡単な説明】

第１図は本発明の電源供給装置の一実施例としてのプリ
ンタ・コントローラの構成を示すブロック図、第２図は
メモリ・カートリッジの構成を示すブロック図、第３図
はＭＣＤ制御部の構成を示すブロック図、第４図はワー
クＲＡＭの構成を示すブロック図、第５図（ａ）乃至（
ｄ）は格納記憶手段（ＣＮＣＴＦＬＡＧ）の構成を示す
ブロック図、第６図はＩＤ登録記憶手段（ＩＤＮＵＭ）
の構成を示すブロック図、第７図はカートリッジ挿抜検
知ポートの構成例を示すブロック図、第８図はカートリ
ッジ電源供給ポートの構成例を示すブロック図、第９図
はメモリ・カートリッジのリードの動作を示すフローチ
ャート、第１０図は第９図のリード動作に対応するタイ
ミングチャート、第１１図は挿抜検知処理の動作のタイ
ミングチャート、第１２図は電源供給処理の動作のタイ
ムチャート、第１３図はＩＤ登録・チエツク処理の動作
を示すフローチャート。 １・・・プリンタコントローラ主制御部、２・・・メモ
リ・カートリッジ、３・・メモリ・カートリッジ・ドラ
イバ、４・・・Ｍ　ＣＤ制御部、５・・・アドレス／デ
ータバス、９・・・カートリッジ・コネクタ、１１・・
・カートリッジ挿抜検知ポート、１２・・・カートリッ
ジ電源供給ポート。 出願人代理人　弁理士　坪井　淳 第 図 第 図（ａ） 第 ５図（ｂ） 第 図（ｃ） 第 図（ｄ） 第 図 第４ 図 第 図 手続ン山正書（方式） 平成２年８９Ｍ７日

Claims (1)

1. 【特許請求の範囲】 各種制御情報を格納する挿抜可能なメモリ・カートリッ
   ジと、 前記メモリ・カートリッジに電源を供給する電源供給手
   段と、 前記メモリ・カートリッジへのアクセス要求を受ける受
   信手段と、 前記受信手段で前記アクセス要求を受けている間のみ、
   前記電源供給手段に前記メモリ・カートリッジへの電源
   供給を行わせる制御手段とを具備することを特徴とする
   電源供給装置。