JPH04100242A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒｌｌ要］ バイポーラ半導体装置の製造方法に関し、ベース活性層
を薄く形成してもベース抵抗が増加しない半導体装置の
製造方法を提供することを目的とし、 第１導電型の半導体基板に形成された第２導電型のコレ
クタ層上に第１の絶縁膜を形成し、前記第１の絶縁膜上
に第１導電型の第１の多結晶シリコン層を形成し、前記
第１の多結晶シリコン層上に第２の絶縁膜を形成した後
、ベース活性領域形成予定領域の前記第２の絶縁膜と第
１の多結晶シリコン層及び第１の酸化膜を順に除去し、
ベース活性領域を形成する工程と、前記ベース活性領域
内の前記第１の絶縁膜の側壁を選択的にサイドエツチン
グして凹部を形成し、前記凹部に第１導電型の第２の多
結晶シリコン層を埋込むことにより、前記第１の多結晶
シリコン層と前記コレクタ層とを前記第２の多結晶シリ
コン層を介して接続させる工程と、前記ベース活性領域
内の前記第１及び第２の多結晶シリコン層の側壁及び前
記コレクタ層上に第１導電型のシリコンを選択成長させ
ることにより、前記コレクタ層上には第１導電型の単結
晶シリコンのベース層を形成し、前記第１、第２の多結
晶シリコン層及びその側壁に形成された第１導電型の第
３の多結晶シリコン層によりベース引出し電極を形成す
る工程と、前記ベース活性領域内の前記ベース引出し電
極の側壁に第３の絶縁膜を形成し、前記第３の絶縁膜に
より画定された前記ベース層上に、第２導電型の第４の
多結晶シリコン層を形成し、前記第４の多結晶シリコン
層をアニールし、前記第４の多結晶シリコン層内の不純
物を前記ベース層内に拡散することにより、エミッタ層
を形成する工程とを有するように構成する。

［産業上の利用分野］ 本発明は、バイポーラ半導体装置の製造方法に関する。

［従来の技術］ エピタキシャル成長法を用いて成長させたシリコン層の
一部をベース活性層として用い、ベース活性層に連なる
シリコン層をベース引出し電極として利用するバイポー
ラ・トランジスタが知られている。

従来の半導体装置を第２図を用いて説明する。

コレクタ層６上の素子分離領域１４で画定された領域に
、コレクタ埋込み層４が形成され、その上部にコレクタ
層６が形成されている。

素子分離領域１４間のほぼ中央のコレクタ層６上部に、
エピタキシャル成長法を用いて形成された単結晶シリコ
ン層のベース層３０を介してエミッタ層３２が形成され
ている。ベース層３０の両側のコレクタ層６上に酸化膜
８が形成されている。

酸化膜８上にはベース層３０から一体として形成された
多結晶シリコン層のベース引出し電極１０が形成されて
いる。

酸化膜８、ベース引出し電極１０及びベース層３０上に
酸化膜２２が形成され各電極形成用のコンタクトホール
が形成されている。エミッタ層３２上には多結晶シリコ
ンのエミッタ電極１８を介してエミッタ外部電極２４が
形成されている。ベース引出し電極１０上に酸化膜２２
を介してベース外部電極２６が形成され、コレクタ層６
上に酸化膜２２を介してコレクタ外部＄極２８が形成さ
れている。

このように、エピタキシャル成長させたシリコン層を用
いることにより、ベース活性層とベース引出し電極とを
一体形成し、たバイポーラ・トランジスタは、単結晶シ
リコン層であるベース活性層の層厚を５０〜７０ｎｍ程
度の薄さにすることができるので、動作性能が向上した
半導体装置を実現できる。

［発明が解決しようとする課ｊ！！！］このバイポーラ
・トランジスタは、ベース活性層とベース引出し電極と
をエピタキシャル成長により同時に形成する。従って、
ベース活性層の厚さを薄く形成すると、それに伴ってベ
ース引出し電極の厚さも薄くなってしまう、ベース引出
し電極の厚さが薄いと、ベース抵抗が増加してしまい、
逆にバイポーラ・トランジスタの動作性能の向上を妨げ
、高速性能を低下させる要因となるという問題があった
。

本発明の目的は、ベース活性層を薄く形成してもベース
抵抗が増加しない半導体装置のＩｌ！遠方法を提供する
ことにある。

［課題を解決するための手段］ 上記目的は、第１導電型の半導体基板に形成された第２
導電型のコレクタ層上に第１の絶縁膜を形成し、前記第
１の絶縁膜上に第１導電型の第１の多結晶シリコン層を
形成し、前記第１の多結晶シリコン層上に第２の絶縁膜
を形成した後、ベース活性領域形成予定領域の前記第２
の絶縁膜と第１の多結晶シリコン層及び第１の酸化膜を
順に除去し、ベース活性領域を形成する工程と、前記ベ
ース活性領域内の前記第１の絶縁膜の側壁を選択的にサ
イドエツチングして凹部を形成し、前記凹部に第１導電
型の第２の多結晶シリコン層を埋込むことにより、前記
第１の多結晶シリコン層と前記コレクタ層とを前記第２
の多結晶シリコン層を介して接続させる工程と、前記ベ
ース活性領域内の前記第１及び第２の多結晶シリコン層
の側壁及び前記コレクタ層上に第１導電型のシリコンを
選択成長させることにより、前記コレクタ層上には第１
導電型の単結晶シリコンのベース層を形成し、前記第１
、第２の多結晶シリコン層及びその側壁に形成された第
１導電型の第３の多結晶シリコン層によりベース引出し
電極を形成する工程と、前記ベース活性領域内の前記ベ
ース引出し電極の側壁に第３の絶縁膜を形成し、前記第
３の絶縁膜により画定された前記ベース層上に、第２導
電型の第４の多結晶シリコン層を形成し、前記第４の多
結晶シリコン層をアニールし、前記第４の多結晶シリコ
ン層内の不純物を前記ベース層内に拡散することにより
、エミッタ層を形成する工程とを有することを特徴とす
る半導体装置の製造方法によって達成される。

［作用］ 本発明によれば、ベース活性Ｍ′！：薄く形成してもベ
ース抵抗が増加しない半導体装置を実現できる。

［実施例］ 本発明の一実施例による半導体装置の製造方法を第１図
を用いて説明する。

まず、面方位（１１１）の半導体基板（シリコン基板）
２上の素子分離領域１４で画定された領域には、ｎ＋＋
層のコレクタ埋込み層４及びその上部のｎ−層のコレク
タ層６がすでに形成されているものとする。

コレクタ層６上に、熱酸化法を用いて例えば厚さが３０
００人の酸化膜８を形成する０次に酸化膜８上にベース
引出し＠ｓｉｏを形成するため、ＣＶＤ法を用いて例え
ば厚さ３０００人の多結晶シリコン層を形成する。この
多結晶シリコン層を２層にするため、ボロンを加速エネ
ルギ２５ｋｅＶ、ドーズ量５Ｘ１０”／ａｍ２でイオン
注入する。次に、フォトリングラフィ技術及びＲＩＥ（
反応性イオンエツチング）法を用い、ベース引出し電極
１０となる領域以外の多結晶シリコンを塩素系ガスによ
りエツチング除去する。次に、ＣＶＤ法を用いて窒化膜
１２を厚さ３０００Ａ堆積する（同図（ａ））。

次に、ベース活性領域１１を形成する。ベース活性領域
１１となる領域の窒化膜１２をフッソ系ガスを用いてエ
ツチング除去する。次に多結晶シリコン１０を塩素系ガ
スを用いてエツチング除去し、次に酸化膜８をフッソ系
ガスを用いてエツチング除去する。

さらに酸化膜８をバッファフヅ酸液を用い、例えば深さ
０．３μｍのサイドエツチングを行う（同図（ｂ））。

次に厚さ３０００八程度の多結晶シリコンを、ＣＶＤ法
によって堆積した後、ＫＯＨ液でウエツトエッチングを
行う。面方位（１１１）の半導体基板（シリコン基板）
２に対して選択エツチングが可能となり、サイドエツチ
ングされた部分に多結晶シリコンが埋め込まれ、ベース
引出し電極１０が形成される（同図（Ｃ））。

次に、ベース引出し電極１０ｆＰＩ壁及びコレクタ層６
上にジシラン（Ｓｉ２Ｈ６）とジボラン（Ｂ２Ｈ，）ガ
スを用い、加熱温度７６０℃でシリコンを例えば厚さ５
００人程度選択成長させる。

単結晶であるコレクタ層６上にはＰ型の単結晶シリコン
層であるベース層３０が形成される。

多結晶シリコンであるベース引出し電極１ｏ（Ｉ！ｌ壁
にはＰ型の多結晶シリコンが形成され、この多結晶シリ
コンはベース引出し電極１０とベース層３０とを接続し
ている（同図（ｄ））。

次に、ＣＶＤ法を用いて酸化膜を例えば厚さ３０００人
堆積した後、ＲＩＥ法を用い、フッ素系ガスによるエツ
チングでベース活性領域１１の側壁に酸化膜１６を形成
する。こうすることにより、エミッタ領域を自己整合に
より形成することができる。

次に、コレクタ電極用のコンタクトホールを形成した後
、多結晶シリコンを２０００Ａ程度、ＣＶＤ法を用いて
堆積し、ひ素を加速エネルギ１゜０ｋｅＶ、ドーズ量２
Ｘ１０”、／ｃｍ”でイオン注入してｎ＋型のエミッタ
電極１８及びコレクタ電！２０を形成する（同図（ｅ）
）。

次に、エミッタ層３２の形成のためのエミッタドライブ
工程に移る。アニール処理により、ｎ＋型型詰結晶シリ
コンあるエミッタ電極１８内の不純物がベース層３０内
に拡散することによりエミッタ層３２が形成される。

本工程のアニール処理で、同時にベース引出し＠ｓｉｏ
の低抵抗化も行われる。

次に、ＣＶＤ法を用いて酸化膜２２を厚さ例えば３００
０人堆積した後、エミッタ外部電極２４、ベース外部電
極２６、コレクタ外部電極２８形成用のコンタクトホー
ルを形成する（同図（ｆ））。

次に、エミッタ外部電極２４、ベース外部電極２６、コ
レクタ外部電［！２８を形成して製造工程を終了する（
同図（ｇ））。

本実施例による半導体装置の製造方法を用いれば、ベー
ス層は浅いベース幅を維持しながら、厚いベース引出し
電極に自己整合で接続できる。従って、ベース抵抗を充
分に低くすることが可能となるとともに、微細化も可能
となる０例えばベース活性領域のパターンサイズを０．
９μｍとすると、エミッタ領域のパターンサイズは概ね
０．３μｍとなる。従って、この種のバイポーラ半導体
装置の動作性能をさらに向上させることができる。

本発明は上記実施例に限らず種々の変形が可能である。

例えば、本実施例においてはｎｐｎ型バイポーラトラン
ジスタを製造する方法について説明したが、ｐｎｐ型バ
イポーラトランジスタについても全く同様に応用するこ
とができる。

［発明の効果］ 以上の通り、本発明によれば、ベース活性層を薄く形成
してもベース抵抗が増加しない半導体装置を実現でき、
かつ微細化が可能となり、バイポーラ半導体装置の動作
性能をさらに向上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の製造方法
の工程図、 第２図は従来の半導体装置を示す図 である。 図において、 ２・・・半導体基板 ４・・・コレクタ埋込み層 ６・・・コレクタ層 ８・・・酸化膜 １０・・・ベース引出し電極 １１・・・ベース活性領域 １２・・・窒化膜 １４・・・素子分離領域 １６・・・酸化膜 １８・・・エミッタ電極 ２０・・・コレクタ１極 ２２・・・酸化膜 ２４・・・エミッタ外部電極 ２６・・・ベース外部電極 ２８・・・コレクタ外部′＠極 ３０・・・ベース層 ３２・・・エミッタ層 出願人　富　　士　　通　　株　　式　　会　　社代理
人　弁理士　北　　野　　好　　人第 図 （その２） ２・−半導体Ｘ板 ４−−−コレクタ埋込８層 ６−−−コレクタ看 ８−・・酸化膜 １０−’に一ス引出し電動 ■−ス活住偵域 ２・・−１化膜 １４〜　零子分Ｂ＃戦 本発明の一実施例による半ｌＬ′ｆ；！Ｆ、狡宵の製造
方法の工程同第　１　図（その１） ２４−１ミッタ外部電社 ２６−・公−ス外部電峙 ３２−・・エミッタ１ 本発明の一実施例による半導体表−のＭ通方法の工程同
第　１　図（その３）

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の半導体基板に形成された第２導電型の
   コレクタ層上に第１の絶縁膜を形成し、前記第１の絶縁
   膜上に第１導電型の第１の多結晶シリコン層を形成し、 前記第１の多結晶シリコン層上に第２の絶縁膜を形成し
   た後、 ベース活性領域形成予定領域の前記第２の絶縁膜と第１
   の多結晶シリコン層及び第１の酸化膜を順に除去し、ベ
   ース活性領域を形成する工程と、前記ベース活性領域内
   の前記第１の絶縁膜の側壁を選択的にサイドエッチング
   して凹部を形成し、前記凹部に第１導電型の第２の多結
   晶シリコン層を埋込むことにより、前記第１の多結晶シ
   リコン層と前記コレクタ層とを前記第２の多結晶シリコ
   ン層を介して接続させる工程と、 前記ベース活性領域内の前記第１及び第２の多結晶シリ
   コン層の側壁及び前記コレクタ層上に第１導電型のシリ
   コンを選択成長させることにより、前記コレクタ層上に
   は第１導電型の単結晶シリコンのベース層を形成し、 前記第１、第２の多結晶シリコン層及びその側壁に形成
   された第１導電型の第３の多結晶シリコン層によりベー
   ス引出し電極を形成する工程と、前記ベース活性領域内
   の前記ベース引出し電極の側壁に第３の絶縁膜を形成し
   、 前記第３の絶縁膜により画定された前記ベース層上に、
   第２導電型の第４の多結晶シリコン層を形成し、 前記第４の多結晶シリコン層をアニールし、前記第４の
   多結晶シリコン層内の不純物を前記ベース層内に拡散す
   ることにより、エミッタ層を形成する工程と を有することを特徴とする半導体装置の製造方法。