JPH04100263A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JPH04100263A
JPH04100263A JP2217774A JP21777490A JPH04100263A JP H04100263 A JPH04100263 A JP H04100263A JP 2217774 A JP2217774 A JP 2217774A JP 21777490 A JP21777490 A JP 21777490A JP H04100263 A JPH04100263 A JP H04100263A
Authority
JP
Japan
Prior art keywords
chip carrier
semiconductor package
chip
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2217774A
Other languages
Japanese (ja)
Inventor
Kazuo Murata
和夫 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2217774A priority Critical patent/JPH04100263A/en
Publication of JPH04100263A publication Critical patent/JPH04100263A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体パッケージに関する。より詳細には、L
SIチップ等の半導体チップを搭載したチップキャリア
が組み込まれた半導体パッケージに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to semiconductor packages. More specifically, L
The present invention relates to a semiconductor package incorporating a chip carrier on which a semiconductor chip such as an SI chip is mounted.

従来の技術 電子機器の多様化に伴い、各種の半導体パッケージが使
用されている。複数の半導体チップを1個の半導体パッ
ケージに組み込む場合、半導体チップを予約チップキャ
リアと称する基板上に搭載し、このチップキャリアを半
導体パッケージに固定する場合がある。
BACKGROUND OF THE INVENTION With the diversification of electronic devices, various semiconductor packages are being used. When a plurality of semiconductor chips are assembled into one semiconductor package, the semiconductor chips are sometimes mounted on a substrate called a reserved chip carrier, and this chip carrier is fixed to the semiconductor package.

第3図に、チップキャリアが組み込まれる従来の半導体
パッケージの概略図を示す。第3図において、半導体パ
ッケージ1は、全体が中空な直方体をなし、複数のリー
ド電極3が側壁を貫通している。半導体チップ5を搭載
したチップキャリア2は、半導体パッケージ1の底部の
予め定められた位置にハンダ等で固定される。その後、
チップキャリア2に搭載された半導体チップ5の各電極
とリード電極3はボンディングワイヤ(不図示)で接続
される。
FIG. 3 shows a schematic diagram of a conventional semiconductor package in which a chip carrier is incorporated. In FIG. 3, the semiconductor package 1 has a hollow rectangular parallelepiped shape as a whole, and a plurality of lead electrodes 3 penetrate through the side walls. The chip carrier 2 carrying the semiconductor chip 5 is fixed at a predetermined position on the bottom of the semiconductor package 1 with solder or the like. after that,
Each electrode of the semiconductor chip 5 mounted on the chip carrier 2 and the lead electrode 3 are connected with bonding wires (not shown).

発胡が解決しようとする課題 チップキャリアが組み込まれた従来の半導体パッケージ
は、単なる中空の箱型の部分の底部にチップキャリアが
置かれて接着されていた。このような半導体パッケージ
では、チップキャリアの搭載位置は、正確に決定されな
ければならない。チップキャリアの位置が正確でないと
、半導体チップの電極と対応するリード電極の間の距離
が一定にならず、配線がうまくいかなかったり、配線工
程に時間がかかってしまう。また、光素子を搭載したチ
ップキャリアの場合、半導体パッケージに搭載する際の
位置決必を正確に行わないと、光素子と外部の光学機器
との光学的結合効率が低下する。
The problem that Hatsuko is trying to solve Conventional semiconductor packages that incorporate chip carriers are simply hollow box-shaped parts with the chip carrier placed at the bottom and glued together. In such a semiconductor package, the mounting position of the chip carrier must be determined accurately. If the position of the chip carrier is not accurate, the distance between the electrodes of the semiconductor chip and the corresponding lead electrodes will not be constant, resulting in poor wiring or a longer wiring process. In addition, in the case of a chip carrier on which an optical element is mounted, if the positioning is not performed accurately when mounting it on a semiconductor package, the optical coupling efficiency between the optical element and external optical equipment will decrease.

そのため従来は、チップキャリアと半導体パッケージの
相対位置を正確に測定してチップキャリアを固定してい
たが、この方法は非常に手間がかかり、効率が悪かった
。
Conventionally, therefore, the chip carrier was fixed by accurately measuring the relative position of the chip carrier and the semiconductor package, but this method was extremely time-consuming and inefficient.

そこで本発明の目的は、上記従来技術の問題点を解決し
たチップキャリアが、簡単に且つ正確に組み込み可能な
半導体パッケージを提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package in which a chip carrier that solves the problems of the prior art described above can be easily and accurately assembled.

課題を解決するための手段 本発明に従うと、半導体チップを搭載した、内部に組み
込まれたチップキャリアと、外部の機器と前記チップキ
ャリアに搭載された半導体チップとを電気的に接続する
電極とを具備する半導体パッケージにおいて、半導体パ
ッケージ内部の前記チップキャリアが組み込まれる位置
に、前記チップキャリアが挿入され、固定される凹部を
有し、該凹部の周囲の一部に前記チップキャリアを接着
する接着材の余剰分を溜める空隙を有することを特徴と
する半導体パッケージが提供される。
Means for Solving the Problems According to the present invention, an internally incorporated chip carrier on which a semiconductor chip is mounted, and electrodes that electrically connect an external device and the semiconductor chip mounted on the chip carrier are connected. A semiconductor package comprising a recess into which the chip carrier is inserted and fixed at a position inside the semiconductor package where the chip carrier is installed, and an adhesive for adhering the chip carrier to a part of the periphery of the recess. Provided is a semiconductor package characterized in that it has a void for storing a surplus amount.

作用 本発明の半導体パッケージは、パッケージ内部底面部の
チップキャリアが組み込まれる位置に、チップキャリア
が挿入されて固定される凹部を有する。また、この凹部
は、例えば周囲の一部が余計に切り欠かれ、チップキャ
リアとの間に空隙を形成するようになっており、チップ
キャリアをノ(ッケージに接着する)\ンダペースト等
の接着材の余剰分をここに溜め、チップキャリアの浮き
上がりが起こるのを防いでいる。
Function: The semiconductor package of the present invention has a recess into which the chip carrier is inserted and fixed, at a position on the bottom surface inside the package where the chip carrier is installed. In addition, for example, this recess has an extra cutout in a part of its periphery to form a gap between the chip carrier and the chip carrier. This is where the excess is stored to prevent the chip carrier from lifting up.

従って、本発明の半導体パッケージには、チップキャリ
アの組み込みを正確且つ容易に行うことが可能である。
Therefore, it is possible to accurately and easily incorporate a chip carrier into the semiconductor package of the present invention.

さらに、チップキャリアの平面形形状および本発明の半
導体パッケージの凹部の平面形状を点対称ではない形状
にすると、凹部に固定されるチップキャリアの方向も必
ず一定になる。
Furthermore, if the planar shape of the chip carrier and the planar shape of the recess of the semiconductor package of the present invention are not point symmetrical, the direction of the chip carrier fixed in the recess will always be constant.

以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
EXAMPLES Hereinafter, the present invention will be explained in more detail with reference to Examples, but the following disclosure is merely an example of the present invention and does not limit the technical scope of the present invention in any way.

実施例 第1図に、本発明の半導体パッケージにチップキャリア
を組み込む場合の概略図を示す。第1図において半導体
パッケージ1は、第3図に示した従来の半導体パッケー
ジ同様は、全体が中空な直方体をなし、複数のリード電
極3が側壁を貫通している。半導体パッケージの底部に
は、半導体チップ5を搭載したチップキャリア2が挿入
される凹部4が形成されている。凹部4は、周囲の一部
に切り欠き部41が形成されており、チップキャリア2
を挿入した際、切り欠き部41とチップキャリア2との
間に空隙が生じる。チップキャリア2を接着する接着材
の余剰分はこの空隙に溜まる。
Embodiment FIG. 1 shows a schematic diagram of a case where a chip carrier is incorporated into a semiconductor package of the present invention. In FIG. 1, a semiconductor package 1, like the conventional semiconductor package shown in FIG. 3, has a hollow rectangular parallelepiped shape as a whole, and a plurality of lead electrodes 3 penetrate through the side walls. A recess 4 into which a chip carrier 2 carrying a semiconductor chip 5 is inserted is formed at the bottom of the semiconductor package. The recess 4 has a notch 41 formed in a part of its periphery, and the chip carrier 2
When the chip carrier 2 is inserted, a gap is created between the notch 41 and the chip carrier 2. An excess amount of the adhesive for bonding the chip carrier 2 accumulates in this gap.

第2図(a)および(b)に、それぞれ本発明の半導体
パッケージの凹部4にチップキャリア2が挿入されたと
きの平面図を示す。第2図(a)は、チップキャリア2
の平面形が長方形の場合であり、第2図ら)は、チップ
キャリア2の平面形が、互いに対向する一組の辺の長さ
Xおよびyが、x>yである台形の場合である。第2図
(b)のようにチップキャリア2の平面形を点対称でな
い形状にすると、チップキャリア2が凹部4に挿入可能
な方向は一方向しかないので、チップキャリア2の向き
は常に一定である。
FIGS. 2(a) and 2(b) respectively show plan views when the chip carrier 2 is inserted into the recess 4 of the semiconductor package of the present invention. FIG. 2(a) shows the chip carrier 2
2 is a case in which the planar shape of the chip carrier 2 is a rectangle, and in FIG. If the planar shape of the chip carrier 2 is made into a shape that is not point symmetrical as shown in FIG. be.

発明の詳細 な説明したように、本発明の半導体パッケージでは、半
導体パッケージにチップキャリアを組み込む際に、位置
決めを行わなくてもチップキャリアの位置を正確に決定
できる。従って、組み込み工程が簡略化でき、生産効率
が上がる。
As described in detail, in the semiconductor package of the present invention, the position of the chip carrier can be accurately determined without performing positioning when the chip carrier is assembled into the semiconductor package. Therefore, the assembly process can be simplified and production efficiency can be increased.

3・ ・ ・リード電極、 4・・・凹部、 5・・・半導体チップ3. Lead electrode, 4... recess, 5...Semiconductor chip

Claims (1)

【特許請求の範囲】[Claims]  半導体チップを搭載した、内部に組み込まれたチップ
キャリアと、外部の機器と前記チップキャリアに搭載さ
れた半導体チップとを電気的に接続する電極とを具備す
る半導体パッケージにおいて、半導体パッケージ内部の
前記チップキャリアが組み込まれる位置に、前記チップ
キャリアが挿入され、固定される凹部を有し、該凹部の
周囲の一部に前記チップキャリアを接着する接着材の余
剰分を溜める空隙を有することを特徴とする半導体パッ
ケージ。
In a semiconductor package comprising an internally incorporated chip carrier carrying a semiconductor chip, and an electrode for electrically connecting an external device to the semiconductor chip mounted on the chip carrier, the chip inside the semiconductor package A recess into which the chip carrier is inserted and fixed is provided at a position where the carrier is installed, and a gap is provided around a part of the recess to store a surplus of the adhesive for adhering the chip carrier. semiconductor package.
JP2217774A 1990-08-18 1990-08-18 Semiconductor package Pending JPH04100263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2217774A JPH04100263A (en) 1990-08-18 1990-08-18 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2217774A JPH04100263A (en) 1990-08-18 1990-08-18 Semiconductor package

Publications (1)

Publication Number Publication Date
JPH04100263A true JPH04100263A (en) 1992-04-02

Family

ID=16709523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217774A Pending JPH04100263A (en) 1990-08-18 1990-08-18 Semiconductor package

Country Status (1)

Country Link
JP (1) JPH04100263A (en)

Similar Documents

Publication Publication Date Title
EP0408779B1 (en) High density semiconductor memory module
JPH05183103A (en) Semiconductor device and semiconductor device unit
JPH02237053A (en) Packaging of semiconductor chip
JPH0730059A (en) Multi-chip module
CN214672613U (en) A fan-out package structure
KR970007848B1 (en) Stack package and the manufacture method
US7483276B2 (en) Semiconductor package and method for manufacturing same
JPS63310151A (en) Support pad of integrated electronic component
JPH04113637A (en) Semiconductor package
JPS61285739A (en) High-density mounting type ceramic ic package
JPH03109760A (en) Semiconductor device
JPH06821Y2 (en) Semiconductor device mounting structure
JPH01220837A (en) Semiconductor integrated circuit device
JPS6112095A (en) Hybrid integrated circuit device
KR100708050B1 (en) Semiconductor Package
JPH01238152A (en) Semiconductor device
JPH0199245A (en) Ic package
JPH0366150A (en) Semiconductor integrated circuit device
JPS63164252A (en) Assembled type semiconductor device
JPS6187343A (en) Manufacture of flat package
JPH03280596A (en) Chip carrier for semiconductor element
JPS63152162A (en) Semiconductor device
JPS62291156A (en) Hybrid integrated circuit device
JPS62262448A (en) Semiconductor device and mounting thereof
JPS59225553A (en) Semiconductor device