JPH04100263A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH04100263A
JPH04100263A JP21777490A JP21777490A JPH04100263A JP H04100263 A JPH04100263 A JP H04100263A JP 21777490 A JP21777490 A JP 21777490A JP 21777490 A JP21777490 A JP 21777490A JP H04100263 A JPH04100263 A JP H04100263A
Authority
JP
Japan
Prior art keywords
chip carrier
semiconductor package
chip
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21777490A
Other languages
English (en)
Inventor
Kazuo Murata
和夫 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP21777490A priority Critical patent/JPH04100263A/ja
Publication of JPH04100263A publication Critical patent/JPH04100263A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体パッケージに関する。より詳細には、L
SIチップ等の半導体チップを搭載したチップキャリア
が組み込まれた半導体パッケージに関する。
従来の技術 電子機器の多様化に伴い、各種の半導体パッケージが使
用されている。複数の半導体チップを1個の半導体パッ
ケージに組み込む場合、半導体チップを予約チップキャ
リアと称する基板上に搭載し、このチップキャリアを半
導体パッケージに固定する場合がある。
第3図に、チップキャリアが組み込まれる従来の半導体
パッケージの概略図を示す。第3図において、半導体パ
ッケージ1は、全体が中空な直方体をなし、複数のリー
ド電極3が側壁を貫通している。半導体チップ5を搭載
したチップキャリア2は、半導体パッケージ1の底部の
予め定められた位置にハンダ等で固定される。その後、
チップキャリア2に搭載された半導体チップ5の各電極
とリード電極3はボンディングワイヤ(不図示)で接続
される。
発胡が解決しようとする課題 チップキャリアが組み込まれた従来の半導体パッケージ
は、単なる中空の箱型の部分の底部にチップキャリアが
置かれて接着されていた。このような半導体パッケージ
では、チップキャリアの搭載位置は、正確に決定されな
ければならない。チップキャリアの位置が正確でないと
、半導体チップの電極と対応するリード電極の間の距離
が一定にならず、配線がうまくいかなかったり、配線工
程に時間がかかってしまう。また、光素子を搭載したチ
ップキャリアの場合、半導体パッケージに搭載する際の
位置決必を正確に行わないと、光素子と外部の光学機器
との光学的結合効率が低下する。
そのため従来は、チップキャリアと半導体パッケージの
相対位置を正確に測定してチップキャリアを固定してい
たが、この方法は非常に手間がかかり、効率が悪かった
。
そこで本発明の目的は、上記従来技術の問題点を解決し
たチップキャリアが、簡単に且つ正確に組み込み可能な
半導体パッケージを提供することにある。
課題を解決するための手段 本発明に従うと、半導体チップを搭載した、内部に組み
込まれたチップキャリアと、外部の機器と前記チップキ
ャリアに搭載された半導体チップとを電気的に接続する
電極とを具備する半導体パッケージにおいて、半導体パ
ッケージ内部の前記チップキャリアが組み込まれる位置
に、前記チップキャリアが挿入され、固定される凹部を
有し、該凹部の周囲の一部に前記チップキャリアを接着
する接着材の余剰分を溜める空隙を有することを特徴と
する半導体パッケージが提供される。
作用 本発明の半導体パッケージは、パッケージ内部底面部の
チップキャリアが組み込まれる位置に、チップキャリア
が挿入されて固定される凹部を有する。また、この凹部
は、例えば周囲の一部が余計に切り欠かれ、チップキャ
リアとの間に空隙を形成するようになっており、チップ
キャリアをノ(ッケージに接着する)\ンダペースト等
の接着材の余剰分をここに溜め、チップキャリアの浮き
上がりが起こるのを防いでいる。
従って、本発明の半導体パッケージには、チップキャリ
アの組み込みを正確且つ容易に行うことが可能である。
さらに、チップキャリアの平面形形状および本発明の半
導体パッケージの凹部の平面形状を点対称ではない形状
にすると、凹部に固定されるチップキャリアの方向も必
ず一定になる。
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
実施例 第1図に、本発明の半導体パッケージにチップキャリア
を組み込む場合の概略図を示す。第1図において半導体
パッケージ1は、第3図に示した従来の半導体パッケー
ジ同様は、全体が中空な直方体をなし、複数のリード電
極3が側壁を貫通している。半導体パッケージの底部に
は、半導体チップ5を搭載したチップキャリア2が挿入
される凹部4が形成されている。凹部4は、周囲の一部
に切り欠き部41が形成されており、チップキャリア2
を挿入した際、切り欠き部41とチップキャリア2との
間に空隙が生じる。チップキャリア2を接着する接着材
の余剰分はこの空隙に溜まる。
第2図(a)および(b)に、それぞれ本発明の半導体
パッケージの凹部4にチップキャリア2が挿入されたと
きの平面図を示す。第2図(a)は、チップキャリア2
の平面形が長方形の場合であり、第2図ら)は、チップ
キャリア2の平面形が、互いに対向する一組の辺の長さ
Xおよびyが、x>yである台形の場合である。第2図
(b)のようにチップキャリア2の平面形を点対称でな
い形状にすると、チップキャリア2が凹部4に挿入可能
な方向は一方向しかないので、チップキャリア2の向き
は常に一定である。
発明の詳細 な説明したように、本発明の半導体パッケージでは、半
導体パッケージにチップキャリアを組み込む際に、位置
決めを行わなくてもチップキャリアの位置を正確に決定
できる。従って、組み込み工程が簡略化でき、生産効率
が上がる。
3・ ・ ・リード電極、 4・・・凹部、 5・・・半導体チップ

Claims (1)

    【特許請求の範囲】
  1.  半導体チップを搭載した、内部に組み込まれたチップ
    キャリアと、外部の機器と前記チップキャリアに搭載さ
    れた半導体チップとを電気的に接続する電極とを具備す
    る半導体パッケージにおいて、半導体パッケージ内部の
    前記チップキャリアが組み込まれる位置に、前記チップ
    キャリアが挿入され、固定される凹部を有し、該凹部の
    周囲の一部に前記チップキャリアを接着する接着材の余
    剰分を溜める空隙を有することを特徴とする半導体パッ
    ケージ。
JP21777490A 1990-08-18 1990-08-18 半導体パッケージ Pending JPH04100263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21777490A JPH04100263A (ja) 1990-08-18 1990-08-18 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21777490A JPH04100263A (ja) 1990-08-18 1990-08-18 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH04100263A true JPH04100263A (ja) 1992-04-02

Family

ID=16709523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21777490A Pending JPH04100263A (ja) 1990-08-18 1990-08-18 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH04100263A (ja)

Similar Documents

Publication Publication Date Title
EP0408779B1 (en) High density semiconductor memory module
JPH05183103A (ja) 半導体装置及び半導体装置ユニット
JPH02237053A (ja) 半導体チップの実装方法
JPH0730059A (ja) マルチチップモジュール
CN214672613U (zh) 一种扇出型封装结构
KR970007848B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US7483276B2 (en) Semiconductor package and method for manufacturing same
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JPH04113637A (ja) 半導体パッケージ
JPS61285739A (ja) 高密度実装形セラミツクicパツケ−ジ
JPH03109760A (ja) 半導体装置
JPH06821Y2 (ja) 半導体装置の実装構造
JPH01220837A (ja) 半導体集積回路装置
JPS6112095A (ja) 混成集積回路装置
KR100708050B1 (ko) 반도체패키지
JPH01238152A (ja) 半導体装置
JPH0199245A (ja) Icパッケージ
JPH0366150A (ja) 半導体集積回路装置
JPS63164252A (ja) 集合形半導体装置
JPS6187343A (ja) フラツトパツケ−ジの製造方法
JPH03280596A (ja) 半導体素子用チップキャリア
JPS63152162A (ja) 半導体装置
JPS62291156A (ja) 混成集積回路装置
JPS62262448A (ja) 半導体装置とその実装方法
JPS59225553A (ja) 半導体装置