JPH04101265A - System for controlling input-output between information processing device - Google Patents
System for controlling input-output between information processing deviceInfo
- Publication number
- JPH04101265A JPH04101265A JP21919090A JP21919090A JPH04101265A JP H04101265 A JPH04101265 A JP H04101265A JP 21919090 A JP21919090 A JP 21919090A JP 21919090 A JP21919090 A JP 21919090A JP H04101265 A JPH04101265 A JP H04101265A
- Authority
- JP
- Japan
- Prior art keywords
- status
- information processing
- interrupt
- processing device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置間入出力制御方式、特に、中央処
理装置と記憶装置と入出力制御装置て構成される情報処
理装置2台の間で入出力制御装置を介して相互にデータ
転送を行う情報処理装置間入出力制御方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an input/output control method between information processing devices, and in particular, to an input/output control method between two information processing devices each including a central processing unit, a storage device, and an input/output control device. The present invention relates to an input/output control method between information processing devices for mutually transferring data via an input/output control device.
従来の情報処理装置間入出力制御方式は、自己情報処理
装置から相手情報処理装置に対し、データ転送を行う場
合、自己情報処理装置の入出力制御装置内のステータス
出力レジスタから、ステータスラインを介して、相手情
報処理装置の入出力制御装置内のステータス入力レジス
タにステータスの送出を行い、相手情報処理装置はステ
ータスをステータス入力レジスタ受け取ると共にステー
タスの内容のある1ビツトを割込み信号として受け付は
割込み動作を行っていた。In the conventional input/output control method between information processing devices, when data is transferred from the own information processing device to the other information processing device, data is transferred from the status output register in the input/output control device of the own information processing device via the status line. Then, the status is sent to the status input register in the input/output control device of the destination information processing device, and the destination information processing device receives the status in the status input register and accepts one bit with the status content as an interrupt signal. was going through the motions.
上述した従来の情報処理装置間制御方式は、割込み動作
を必要としないステータスの受信時においても割込み動
作が行われていたので、制御のスループットが低下する
という欠点があった。The above-described conventional inter-information processing device control system has the disadvantage that the control throughput is reduced because an interrupt operation is performed even when a status that does not require an interrupt operation is received.
本発明の情報処理装置間入出力制御方式は、各情報処理
装置の入出力制御装置はステータス出力レジスタと相手
情報処理装置のステータス出力レジスタの内容を表示す
るステータス入力レジスタとステータス出力レジスタの
内容を元に割込みを生成する割込み生成回路を有し、情
報処理装置間には相手情報処理装置のステータス入力レ
ジスタまたはステータス出力レジスタと自己情報処理装
置のステータス出力レジスタまたはステータス入力レジ
スタ間を接続するステータスラインと割込み生成回路か
ら出力される割込み信号を相手情報処理装置に伝達する
割込みラインとを含んで構成される。In the inter-information processing device input/output control method of the present invention, the input/output control device of each information processing device displays the contents of the status input register and the status output register, which display the contents of the status output register and the status output register of the partner information processing device. It has an interrupt generation circuit that originally generates an interrupt, and between the information processing devices is a status line that connects the status input register or status output register of the other information processing device and the status output register or status input register of the own information processing device. and an interrupt line that transmits the interrupt signal output from the interrupt generation circuit to the other party's information processing device.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
中央処理装置11.21と記憶装置12.22と入出力
制御装置13.23て構成される二つの情報処理装置1
7.27は入出力制御装置13゜23内に割込み生成回
路14.24とステータス入力レジスタ16.26とス
テータス出力レジスタ15.25を含みステータス出力
レジスタとステータス入力レジスタ間を接続するステー
タスライン19.29と割込みライン18.28とによ
り接続される。Two information processing devices 1 consisting of a central processing unit 11.21, a storage device 12.22, and an input/output control device 13.23
7.27 includes an interrupt generation circuit 14.24, a status input register 16.26, and a status output register 15.25 in the input/output control device 13.23, and a status line 19.27 connecting the status output register and the status input register. 29 and interrupt line 18.28.
情報処理装置#1 (17)から情報処理装置#2(2
7、)に対し、入出力制御を行う際、情報処理装置#1
(17)の中央処理装置11は入出力制御装置13内
のステータス出力レジスタ15を用いてステータスライ
ン19を経由し、相手情報処理装置#2 <27)の入
出力制御装置23内のステータス入力レジスタ26にス
テータスを送る。Information processing device #1 (17) to information processing device #2 (2
7), when performing input/output control, information processing device #1
The central processing unit 11 of (17) uses the status output register 15 in the input/output control device 13 to send the status input register in the input/output control device 23 of the partner information processing device #2 <27) via the status line 19. Send the status to 26.
その際、割込み生成回路14は送出されたステータスの
内容により割込み信号を生成し、割込みライン18を経
由し中央処理装置21に割込みを出力する。At this time, the interrupt generation circuit 14 generates an interrupt signal based on the contents of the sent status, and outputs the interrupt to the central processing unit 21 via the interrupt line 18.
中央処理装置21は割込みを受け取り、ステータスを解
析し、応答動作として、入出力制御装置23内にあるス
テータス出力レジスタ25を用いて、ステータスライン
2つを経由し相手情報処理装置#1 (17)の入出力
制御装置13内のステータス入力レジスタ16にステー
タスを送る。The central processing unit 21 receives the interrupt, analyzes the status, and as a response operation uses the status output register 25 in the input/output control unit 23 to send information to the other party's information processing device #1 (17) via two status lines. The status is sent to the status input register 16 in the input/output control device 13 of.
その際、割込み生成回路24はステータスの内容により
割込み信号を生成し、割込みライン28を経由し中央処
理装置11に割込みを出力する。At this time, the interrupt generation circuit 24 generates an interrupt signal according to the contents of the status, and outputs the interrupt to the central processing unit 11 via the interrupt line 28.
中央処理装置11はステータスを解析し、先に出力した
ステータスの応答として処理を行う。The central processing unit 11 analyzes the status and performs processing as a response to the previously output status.
以上説明したように本発明は、自己情報処理装置からの
ステータスラインの送信時に割込みを必要とする時のみ
生成回路によって、割込みを相手情報処理装置に伝え不
必要な割込み動作を省くことにより、制御のスルーブツ
トを向上させることかできるという効果がる。As explained above, the present invention enables control by omitting unnecessary interrupt operations by transmitting an interrupt to the other information processing device using a generating circuit only when an interrupt is required when transmitting a status line from the own information processing device. The effect is that it can improve the throughput of the engine.
第1図は本発明の一実施例を示すブロック図である。 FIG. 1 is a block diagram showing one embodiment of the present invention.
Claims (1)
情報処理装置2台の間で入出力制御装置を介して相互に
データ転送を行う情報処理装置間入出力制御方式におい
て、各情報処理装置の入出力制御装置はステータス出力
レジスタと相手情報処理装置のステータス出力レジスタ
の内容を表示するステータス入力レジスタとステータス
出力レジスタの内容を元に割込みを生成する割込み生成
回路を有し、情報処理装置間には相手情報処理装置のス
テータス入力レジスタまたはステータス出力レジスタと
自己情報処理装置のステータス出力レジスタまたはステ
ータス入力レジスタ間を接続するステータスラインと割
込み生成回路から出力される割込み信号を相手情報処理
装置に伝達する割込みラインを有し、割込みを受けた情
報処理装置は該情報処理装置のステータス入力レジスタ
の内容を読み取ることにより、データ入出力転送の要求
を受け取ることを特徴とする情報処理装置間入出力制御
方式。In an inter-information processing device input/output control method in which data is mutually transferred between two information processing devices consisting of a central processing unit, a storage device, and an input/output control device via an input/output control device, each information processing device The input/output control device has an interrupt generation circuit that generates an interrupt based on the contents of the status input register and the status output register that display the contents of the status output register and the status output register of the other information processing device. The status line that connects the status input register or status output register of the other information processing device and the status output register or status input register of the own information processing device and the interrupt signal output from the interrupt generation circuit are transmitted to the other information processing device. An input/output control between information processing devices, characterized in that the information processing device receiving the interrupt receives a request for data input/output transfer by reading the contents of a status input register of the information processing device. method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21919090A JPH04101265A (en) | 1990-08-21 | 1990-08-21 | System for controlling input-output between information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21919090A JPH04101265A (en) | 1990-08-21 | 1990-08-21 | System for controlling input-output between information processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101265A true JPH04101265A (en) | 1992-04-02 |
Family
ID=16731622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21919090A Pending JPH04101265A (en) | 1990-08-21 | 1990-08-21 | System for controlling input-output between information processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101265A (en) |
-
1990
- 1990-08-21 JP JP21919090A patent/JPH04101265A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04101265A (en) | System for controlling input-output between information processing device | |
| JPS5845047B2 (en) | Information transmission method using common signal transmission path | |
| JP2616010B2 (en) | Packet network | |
| KR0154482B1 (en) | Global bus interface apparatus using buffer | |
| JPH03248252A (en) | Communication controller | |
| JPS61190626A (en) | Process display device | |
| JPH01169652A (en) | Transmission interruption request control system | |
| JPH04102150A (en) | Telegraphic message editing and transmitting system | |
| JPH02101526A (en) | Redirect circuit for printer output | |
| JPS62251954A (en) | Data communication processor | |
| JPH01320527A (en) | Business form transmitting and printing system | |
| JPS5953743B2 (en) | Communication control device | |
| JPS61292446A (en) | Transmission line control system | |
| JPS5833745A (en) | Data transfer controlling system | |
| JPS61170853A (en) | Data transmission device | |
| JPS57204939A (en) | Process input and output remote connecting device | |
| JPH02282850A (en) | On-line information processor | |
| JPS62241056A (en) | Control system for data reception | |
| JPH04353959A (en) | Data reception system for distributed type file transfer program | |
| JPS63246952A (en) | Terminal input/output processing system | |
| JPH03266164A (en) | Communication equipment for controller | |
| JPH01183954A (en) | Picture transmission equipment | |
| JPH118661A (en) | Transmission control apparatus and method | |
| JPH04205365A (en) | data communication equipment | |
| KR19990079974A (en) | Apparatus for controlling delayed request between two buses in multiprocessor system and its control method |