JPH04101265A - 情報処理装置間入出力制御方式 - Google Patents

情報処理装置間入出力制御方式

Info

Publication number
JPH04101265A
JPH04101265A JP21919090A JP21919090A JPH04101265A JP H04101265 A JPH04101265 A JP H04101265A JP 21919090 A JP21919090 A JP 21919090A JP 21919090 A JP21919090 A JP 21919090A JP H04101265 A JPH04101265 A JP H04101265A
Authority
JP
Japan
Prior art keywords
status
information processing
interrupt
processing device
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21919090A
Other languages
English (en)
Inventor
Kouichirou Okada
岡田　高一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP21919090A priority Critical patent/JPH04101265A/ja
Publication of JPH04101265A publication Critical patent/JPH04101265A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置間入出力制御方式、特に、中央処
理装置と記憶装置と入出力制御装置て構成される情報処
理装置２台の間で入出力制御装置を介して相互にデータ
転送を行う情報処理装置間入出力制御方式に関する。
〔従来の技術〕
従来の情報処理装置間入出力制御方式は、自己情報処理
装置から相手情報処理装置に対し、データ転送を行う場
合、自己情報処理装置の入出力制御装置内のステータス
出力レジスタから、ステータスラインを介して、相手情
報処理装置の入出力制御装置内のステータス入力レジス
タにステータスの送出を行い、相手情報処理装置はステ
ータスをステータス入力レジスタ受け取ると共にステー
タスの内容のある１ビツトを割込み信号として受け付は
割込み動作を行っていた。
〔発明が解決しようとする課題〕
上述した従来の情報処理装置間制御方式は、割込み動作
を必要としないステータスの受信時においても割込み動
作が行われていたので、制御のスループットが低下する
という欠点があった。
〔課題を解決するための手段〕
本発明の情報処理装置間入出力制御方式は、各情報処理
装置の入出力制御装置はステータス出力レジスタと相手
情報処理装置のステータス出力レジスタの内容を表示す
るステータス入力レジスタとステータス出力レジスタの
内容を元に割込みを生成する割込み生成回路を有し、情
報処理装置間には相手情報処理装置のステータス入力レ
ジスタまたはステータス出力レジスタと自己情報処理装
置のステータス出力レジスタまたはステータス入力レジ
スタ間を接続するステータスラインと割込み生成回路か
ら出力される割込み信号を相手情報処理装置に伝達する
割込みラインとを含んで構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
中央処理装置１１．２１と記憶装置１２．２２と入出力
制御装置１３．２３て構成される二つの情報処理装置１
７．２７は入出力制御装置１３゜２３内に割込み生成回
路１４．２４とステータス入力レジスタ１６．２６とス
テータス出力レジスタ１５．２５を含みステータス出力
レジスタとステータス入力レジスタ間を接続するステー
タスライン１９．２９と割込みライン１８．２８とによ
り接続される。
情報処理装置＃１　（１７）から情報処理装置＃２（２
７、）に対し、入出力制御を行う際、情報処理装置＃１
　（１７）の中央処理装置１１は入出力制御装置１３内
のステータス出力レジスタ１５を用いてステータスライ
ン１９を経由し、相手情報処理装置＃２　＜２７）の入
出力制御装置２３内のステータス入力レジスタ２６にス
テータスを送る。
その際、割込み生成回路１４は送出されたステータスの
内容により割込み信号を生成し、割込みライン１８を経
由し中央処理装置２１に割込みを出力する。
中央処理装置２１は割込みを受け取り、ステータスを解
析し、応答動作として、入出力制御装置２３内にあるス
テータス出力レジスタ２５を用いて、ステータスライン
２つを経由し相手情報処理装置＃１　（１７）の入出力
制御装置１３内のステータス入力レジスタ１６にステー
タスを送る。
その際、割込み生成回路２４はステータスの内容により
割込み信号を生成し、割込みライン２８を経由し中央処
理装置１１に割込みを出力する。
中央処理装置１１はステータスを解析し、先に出力した
ステータスの応答として処理を行う。
〔発明の効果〕
以上説明したように本発明は、自己情報処理装置からの
ステータスラインの送信時に割込みを必要とする時のみ
生成回路によって、割込みを相手情報処理装置に伝え不
必要な割込み動作を省くことにより、制御のスルーブツ
トを向上させることかできるという効果がる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図である。

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置と記憶装置と入出力制御装置で構成される
    情報処理装置２台の間で入出力制御装置を介して相互に
    データ転送を行う情報処理装置間入出力制御方式におい
    て、各情報処理装置の入出力制御装置はステータス出力
    レジスタと相手情報処理装置のステータス出力レジスタ
    の内容を表示するステータス入力レジスタとステータス
    出力レジスタの内容を元に割込みを生成する割込み生成
    回路を有し、情報処理装置間には相手情報処理装置のス
    テータス入力レジスタまたはステータス出力レジスタと
    自己情報処理装置のステータス出力レジスタまたはステ
    ータス入力レジスタ間を接続するステータスラインと割
    込み生成回路から出力される割込み信号を相手情報処理
    装置に伝達する割込みラインを有し、割込みを受けた情
    報処理装置は該情報処理装置のステータス入力レジスタ
    の内容を読み取ることにより、データ入出力転送の要求
    を受け取ることを特徴とする情報処理装置間入出力制御
    方式。
JP21919090A 1990-08-21 1990-08-21 情報処理装置間入出力制御方式 Pending JPH04101265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21919090A JPH04101265A (ja) 1990-08-21 1990-08-21 情報処理装置間入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21919090A JPH04101265A (ja) 1990-08-21 1990-08-21 情報処理装置間入出力制御方式

Publications (1)

Publication Number Publication Date
JPH04101265A true JPH04101265A (ja) 1992-04-02

Family

ID=16731622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21919090A Pending JPH04101265A (ja) 1990-08-21 1990-08-21 情報処理装置間入出力制御方式

Country Status (1)

Country Link
JP (1) JPH04101265A (ja)

Similar Documents

Publication Publication Date Title
JPH04101265A (ja) 情報処理装置間入出力制御方式
JPS5845047B2 (ja) 共通信号伝送路を用いた情報伝送方式
JP2616010B2 (ja) パケットネットワーク
KR0154482B1 (ko) 버퍼를 이용한 그로벌버스 정합장치
JPH03248252A (ja) 通信制御装置
JPS61190626A (ja) プロセス表示装置
JPH01169652A (ja) 送信割込要求制御方式
JPH04102150A (ja) 電文編集送信方式
JPH02101526A (ja) プリンタ出力リダイレクト回路
JPS62251954A (ja) デ−タ通信処理装置
JPH01320527A (ja) 帳票伝送印字方式
JPS5953743B2 (ja) 通信制御装置
JPS61292446A (ja) 伝送路制御方式
JPS5833745A (ja) デ−タ転送制御方式
JPS61170853A (ja) デ−タ伝送装置
JPS57204939A (en) Process input and output remote connecting device
JPH02282850A (ja) オンライン情報処理装置
JPS62241056A (ja) デ−タ受信制御方式
JPH04353959A (ja) 分散型ファイル転送プログラムのデータ受信方式
JPS63246952A (ja) 端末入出力処理システム
JPH03266164A (ja) コントローラの通信装置
JPH01183954A (ja) 画像伝送装置
JPH118661A (ja) 送信制御装置及びその方法
JPH04205365A (ja) データ通信装置
KR19990079974A (ko) 멀티프로세서 시스템에서 두 개의 버스 사이에 지연된 요구를처리하기 위한 장치 및 그 제어방법