JPH04101411A - 電子線直接描画のアライメント方法 - Google Patents
電子線直接描画のアライメント方法Info
- Publication number
- JPH04101411A JPH04101411A JP2219246A JP21924690A JPH04101411A JP H04101411 A JPH04101411 A JP H04101411A JP 2219246 A JP2219246 A JP 2219246A JP 21924690 A JP21924690 A JP 21924690A JP H04101411 A JPH04101411 A JP H04101411A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- alignment mark
- electron beam
- electron
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明（よ 高集積回路において、電子線露光工程の多
段の重ね合わせに必要なアライメントを効率的に行う電
子線直接描画のアライメント方法に関するものである。
段の重ね合わせに必要なアライメントを効率的に行う電
子線直接描画のアライメント方法に関するものである。
従来の技術
従来の電子線直接描画のアライメント方法で（主単層あ
るいは多層構造の電子線レジストを塗布した半導体基板
のアライメントマークの特定の位置を電子ビームを走査
させ、走査させた電子ビームがアライメントマークのエ
ツジで反射し その後方散乱電子信号を検出しアライメ
ントを行ったあと、上記レジスト膜に所望のパターンを
電子線で描画していた このアライメント方法では図３
に示すようにアライメントマーク上に電子線を走査する
と、電子線レジスト膜の走査した軌跡の部分が感光され
現像後のレジスト膜をマスクにして行うエツチング等
の後工程により、アライメントマーク上の軌跡の部分が
パターン転写されてしまうから、アライメントマークは
一度使用すると、次段の重ね合わせに使用することがで
きないので、多段の重ね合わせをするときに（よ 多く
のアライメントマークが必要になる。
るいは多層構造の電子線レジストを塗布した半導体基板
のアライメントマークの特定の位置を電子ビームを走査
させ、走査させた電子ビームがアライメントマークのエ
ツジで反射し その後方散乱電子信号を検出しアライメ
ントを行ったあと、上記レジスト膜に所望のパターンを
電子線で描画していた このアライメント方法では図３
に示すようにアライメントマーク上に電子線を走査する
と、電子線レジスト膜の走査した軌跡の部分が感光され
現像後のレジスト膜をマスクにして行うエツチング等
の後工程により、アライメントマーク上の軌跡の部分が
パターン転写されてしまうから、アライメントマークは
一度使用すると、次段の重ね合わせに使用することがで
きないので、多段の重ね合わせをするときに（よ 多く
のアライメントマークが必要になる。
発明が解決しようとする課題
しかしながら、上記のような方法で（よ 第３図に示す
ように単層あるいは多層構造の電子線レジスト膜を塗布
した半導体基板のアライメントマーク上に電子ビームを
走査すると、上記電子線レジスト膜の走査した軌跡の部
分が感光され 電子線描画し現像した後のレジスト膜を
マスクにして行うエツチング等の後工程により、アライ
メントマーク上の軌跡の部分がパターン転写されてしま
ｂ＼次段の重ね合わせのアライメントにおいて、パター
ン転写された」−記アライメントマークを使用すると正
確なアライメント信号か得られない。従って、従来の方
法で（よ アライメントマークは一度しか使用すること
ができずミ 多くの重ね合わせを必要とする場合に（表
多くのアライメントマークを形成しなければならずミ
ウェハにおけるアライメントマークの占める割合が増
加し ウェハの有効面積が減少するという問題点を有し
ていＮ本発明はかかる点に鑑へ 効率的なアライメント
を行うための電子線直接描画のアライメント方法を提供
することを目的とする。
ように単層あるいは多層構造の電子線レジスト膜を塗布
した半導体基板のアライメントマーク上に電子ビームを
走査すると、上記電子線レジスト膜の走査した軌跡の部
分が感光され 電子線描画し現像した後のレジスト膜を
マスクにして行うエツチング等の後工程により、アライ
メントマーク上の軌跡の部分がパターン転写されてしま
ｂ＼次段の重ね合わせのアライメントにおいて、パター
ン転写された」−記アライメントマークを使用すると正
確なアライメント信号か得られない。従って、従来の方
法で（よ アライメントマークは一度しか使用すること
ができずミ 多くの重ね合わせを必要とする場合に（表
多くのアライメントマークを形成しなければならずミ
ウェハにおけるアライメントマークの占める割合が増
加し ウェハの有効面積が減少するという問題点を有し
ていＮ本発明はかかる点に鑑へ 効率的なアライメント
を行うための電子線直接描画のアライメント方法を提供
することを目的とする。
課題を解決するための手段
本発明（よ 単層あるいは多層構造の電子線レジスト膜
を塗布した半導体基板のアライメントマーク上に走査さ
せ、後方散乱電子信号を検出してアライメントを行いパ
ターンを描画する工程と、アライメントマークをおおう
領域を全面電子線露光する工程を備えた電子線直接描画
のアライメント方法である。
を塗布した半導体基板のアライメントマーク上に走査さ
せ、後方散乱電子信号を検出してアライメントを行いパ
ターンを描画する工程と、アライメントマークをおおう
領域を全面電子線露光する工程を備えた電子線直接描画
のアライメント方法である。
作用
本発明（よ 前記した方法により、アライメント後にア
ライメントマークをおおう領域を全面電子線露光すると
、描画現像後のレジストをマスクにして行うエツチング
等の後工程において、アライメントマークの形状を損な
うことがないので、多段の重ね合わせにおいて第一段目
のアライメントに使用したアライメントマークを用いて
第二段目以降のアライメントを行うことができる。従っ
て、前記したアライメント方法（よ 多段の重ね合わせ
に必要なアライメントマークの数を最小限にすることか
でき、効率的な電子線直接描画のアライメントができる
という利点かある。
ライメントマークをおおう領域を全面電子線露光すると
、描画現像後のレジストをマスクにして行うエツチング
等の後工程において、アライメントマークの形状を損な
うことがないので、多段の重ね合わせにおいて第一段目
のアライメントに使用したアライメントマークを用いて
第二段目以降のアライメントを行うことができる。従っ
て、前記したアライメント方法（よ 多段の重ね合わせ
に必要なアライメントマークの数を最小限にすることか
でき、効率的な電子線直接描画のアライメントができる
という利点かある。
実施例
本発明の第１の実施例を第１図に示す。第１図（ａ）に
示す十字型ローカルアライメントマーク１を形成した半
導体基板３にＳｉ酸化膜４を堆積した試料（′、電子線
ポジ型レジスト１５を塗布した アライメントマーク１
上に電子ビームを走査させて、後方散乱電子信号を検出
してアライメントを行１．Ｘ。
示す十字型ローカルアライメントマーク１を形成した半
導体基板３にＳｉ酸化膜４を堆積した試料（′、電子線
ポジ型レジスト１５を塗布した アライメントマーク１
上に電子ビームを走査させて、後方散乱電子信号を検出
してアライメントを行１．Ｘ。
所望のパターンを描画した後、アライメントマークより
太きくしかもアライメントマークをおおう領域２の全面
を電子線露光した（ｂ）。電子線ポジ型レジストを現像
すると、アライメントマーク上にはアライメントで走査
した軌跡が残らない（Ｃ）。この後に エツチング等の
後工程を行っても、アライメントマークの形状を維持す
ることができる。
太きくしかもアライメントマークをおおう領域２の全面
を電子線露光した（ｂ）。電子線ポジ型レジストを現像
すると、アライメントマーク上にはアライメントで走査
した軌跡が残らない（Ｃ）。この後に エツチング等の
後工程を行っても、アライメントマークの形状を維持す
ることができる。
以上のように 本実施例によれば アライメントを行っ
た後にアライメントマークをおおう領域を全面電子線露
光することにより、アライメントマークの形状を維持す
ることができ、次段以降の重ね合わせの時に同じアライ
メントマークを使用することかできる。
た後にアライメントマークをおおう領域を全面電子線露
光することにより、アライメントマークの形状を維持す
ることができ、次段以降の重ね合わせの時に同じアライ
メントマークを使用することかできる。
なお、 ここでは単層のポジ型レジスト膜を使用した力
丈 最上層にポジ型レジストを用いた多層構造のレジス
ト膜を使用してもよい。次に本発明の第２の実施例を第
２図に示す。図２（ａ）に示す十字型ローカルアライメ
ントマーク１を形成した半導体基板３にＳｉ酸化膜４を
堆積した試装置 電子線ネガ型レジスト２５を塗布し１
． アライメントマーク１」−に電子ビームを走査さ
せて、後方散乱電子信号を検出してアライメントを行ｂ
＼ 所望のパターンを電子線により描画した後、アライ
メントマークより大きくしかもアライメントマークをお
おう領域２の全面を電子線露光した（ｂ）。電子線ポジ
型レジストを現像すると、アライメントマーク上にはア
ライメントで走査した軌跡が残らない（Ｃ）。
丈 最上層にポジ型レジストを用いた多層構造のレジス
ト膜を使用してもよい。次に本発明の第２の実施例を第
２図に示す。図２（ａ）に示す十字型ローカルアライメ
ントマーク１を形成した半導体基板３にＳｉ酸化膜４を
堆積した試装置 電子線ネガ型レジスト２５を塗布し１
． アライメントマーク１」−に電子ビームを走査さ
せて、後方散乱電子信号を検出してアライメントを行ｂ
＼ 所望のパターンを電子線により描画した後、アライ
メントマークより大きくしかもアライメントマークをお
おう領域２の全面を電子線露光した（ｂ）。電子線ポジ
型レジストを現像すると、アライメントマーク上にはア
ライメントで走査した軌跡が残らない（Ｃ）。
この後にエツチング等の後工程を行って耘 アライメン
トマークの形状を維持することができる。
トマークの形状を維持することができる。
以上のように 本実施例によれば アライメントを行っ
た後にアライメントマークをおおう領域を全面電子線露
光することにより、アライメントマ−クの形状を維持す
るこ・とができ、次段以降の重ね合わせの時に同じアラ
イメントマークを使用することができる。な抵 単層の
ネガ型レジスト膜だけでなく、最上層にネガ型レジスト
を用いた多層構造のレジスト膜を使用してもよい。
た後にアライメントマークをおおう領域を全面電子線露
光することにより、アライメントマ−クの形状を維持す
るこ・とができ、次段以降の重ね合わせの時に同じアラ
イメントマークを使用することができる。な抵 単層の
ネガ型レジスト膜だけでなく、最上層にネガ型レジスト
を用いた多層構造のレジスト膜を使用してもよい。
発明の詳細
な説明したように 本発明によれば アライメントを行
った後にアライメン）・マークをおおう領域を全面電子
線露光することにより、アライメントマークの形状を維
持することができ、次段以降の重ね合わぜの時に同じア
ライメントマークを使用することができる。従って、予
め半導体基板に形成しておくアライメントマークの数を
最小限にすることができ、その実用的効果は大きい。
った後にアライメン）・マークをおおう領域を全面電子
線露光することにより、アライメントマークの形状を維
持することができ、次段以降の重ね合わぜの時に同じア
ライメントマークを使用することができる。従って、予
め半導体基板に形成しておくアライメントマークの数を
最小限にすることができ、その実用的効果は大きい。
第１図は本発明における第１の実施例の工程医第２図は
同第２の実施例の工程諷 第３図は従来のアライメント
方法を示す工程図である。 ］・・・・十字型ローカルアライメントマー久 ２・・
・・アライメントマークをおおう露光領域 ３・・・・
半導体基板、 ４・・・・Ｓｉ酸化Ａ ６・・・・電子
観７・・・・電子線走査、１５・・・・電子線ポジ型レ
ジスト、２５・・・・電子線ネガ型レジスト。 代理人の氏名 弁理士 粟野重孝 ほか１名区 Ｏつ は 区
同第２の実施例の工程諷 第３図は従来のアライメント
方法を示す工程図である。 ］・・・・十字型ローカルアライメントマー久 ２・・
・・アライメントマークをおおう露光領域 ３・・・・
半導体基板、 ４・・・・Ｓｉ酸化Ａ ６・・・・電子
観７・・・・電子線走査、１５・・・・電子線ポジ型レ
ジスト、２５・・・・電子線ネガ型レジスト。 代理人の氏名 弁理士 粟野重孝 ほか１名区 Ｏつ は 区
Claims (1)
- 単層あるいは多層構造の電子線レジスト膜を塗布した半
導体基板のアライメントマーク上に電子ビームを走査さ
せ後方散乱電子信号を検出してアライメントを行う工程
と、上記レジスト膜に電子線でパターンを描画する工程
と、アライメントマークをおおう領域を全面電子ビーム
露光する工程と、上記レジスト膜を現像する工程とから
成ることを特徴とする電子線直接描画のアライメント方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219246A JPH04101411A (ja) | 1990-08-20 | 1990-08-20 | 電子線直接描画のアライメント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219246A JPH04101411A (ja) | 1990-08-20 | 1990-08-20 | 電子線直接描画のアライメント方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101411A true JPH04101411A (ja) | 1992-04-02 |
Family
ID=16732514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2219246A Pending JPH04101411A (ja) | 1990-08-20 | 1990-08-20 | 電子線直接描画のアライメント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691518B1 (ko) * | 2004-12-21 | 2007-03-09 | 재단법인 포항산업과학연구원 | 캔틸레버식 다중동조질량감쇠기를 이용한 천정바닥 부착형층간소음 저감장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627929A (en) * | 1979-08-14 | 1981-03-18 | Fujitsu Ltd | Electron beam projection |
| JPS57184222A (en) * | 1981-05-08 | 1982-11-12 | Nec Corp | Preserving method for stacking mark |
-
1990
- 1990-08-20 JP JP2219246A patent/JPH04101411A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627929A (en) * | 1979-08-14 | 1981-03-18 | Fujitsu Ltd | Electron beam projection |
| JPS57184222A (en) * | 1981-05-08 | 1982-11-12 | Nec Corp | Preserving method for stacking mark |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691518B1 (ko) * | 2004-12-21 | 2007-03-09 | 재단법인 포항산업과학연구원 | 캔틸레버식 다중동조질량감쇠기를 이용한 천정바닥 부착형층간소음 저감장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61281241A (ja) | 透過用マスクの補修方法 | |
| JP2001217187A (ja) | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 | |
| TWI249189B (en) | Method to improve photomask critical dimension uniformity and photomask fabrication process | |
| US5851734A (en) | Process for defining resist patterns | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
| JPH05259046A (ja) | 電子ビーム露光方法及び電子ビーム露光装置 | |
| JPS61102738A (ja) | レジスト膜パタ−ンの形成方法 | |
| JPS6215854B2 (ja) | ||
| Yang et al. | Combining and matching optical, electron‐beam, and x‐ray lithographies in the fabrication of Si complementary metal–oxide–semiconductor circuits with 0.1 and sub‐0.1 μm features | |
| JPH06295053A (ja) | 位相シフトマスクの形成方法 | |
| JPH03161919A (ja) | 位置合わせマーク | |
| JPH05129196A (ja) | 半導体装置の製造方法 | |
| JPH04114419A (ja) | 半導体装置の製造方法 | |
| JPS61256635A (ja) | 半導体装置の製造方法 | |
| JPS5842233A (ja) | パタ−ンマスクの作製方法 | |
| JPS6252850B2 (ja) | ||
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS62193249A (ja) | 半導体装置の製造方法 | |
| JPS6360528A (ja) | 半導体装置の製造方法 | |
| JPS62190839A (ja) | 露光方法 | |
| JPH05165192A (ja) | フォトマスクの製造方法 | |
| JPS62195120A (ja) | 半導体集積回路の位置合せマ−ク加工法 | |
| JPS59161024A (ja) | 位置合せマ−クの形成方法 |