JPH04101618A

JPH04101618A - 突入電流防止制御回路

Info

Publication number: JPH04101618A
Application number: JP21520090A
Authority: JP
Inventors: Katsuyuki Ito; 克之伊藤; Shinichi Katakura; 片倉　信一
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-08-15
Filing date: 1990-08-15
Publication date: 1992-04-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は突入電流防止制御回路に係わり、特に、スイッ
チング電源の突入電流を防止するものに用いて好適なも
のである。

〈従来の技術〉従来より、商用の交流電源（５０／　６０　Ｈｚ　　］
００／２００　Ｖ）から、なんらかの手段を用いてエネ
ルギー変換を行って必要な安定性能をもった交流または
直流電力を作り出すために安定化電源装置が用いられて
いる。

第４図は、従来の直流安定化電源装置の一例を示す回路
図である。第４図において、■はこの電源装置へ供給さ
れるＡＣ電源の入力を開閉するためのオン・オフスイッ
チであり、過剰電流が流れるのを防止するためのヒユー
ズ５０が、入力端と上記オン・オフスイッチ１との間に
接続されている。次いで、２はラインフィルタ、３はＡ
Ｃ電源をＤＣ電圧に整流するダイオードブリッジ、５２
８は起動回路を構成する抵抗器で、分割した電圧を後述
するＦＥＴのゲートに印加して起動をかけるために設け
られている。

６はトランスであり、このトランス６は１次巻線６１．
２次巻線６２，３次巻線６３等を有している。次いで、
７はスイッチング素子として設けられたＦＥＴｌ−ラン
ジスタ、ＩＯは電流検出用の抵抗器である。また、抵抗
器２４．９１−ランジスタ８は、過電流防止回路であり
、上記抵抗器１０に発生する過電流時の電圧で上記トラ
ンジスタ８をオンさせることにより、ＦＥＴトランジス
タ７のゲート電位を低下させてこれをオフさせるように
動作する。

抵抗器１２．コンデンサ１１は、ＦＥＴ）ランジスタフ
のドライブ回路で、１次巻線６１に電流が流れ始めた際
に、３次巻線６３に発生する電圧を抵抗器１２．コンデ
ンサ１１を介して、ＦＥＴトランジスタ７のゲートに供
給し、上記ＦＥＴトランジスタ７をオンさせ、その後、
このＦＥＴトランジスタ７がオフとなるまでの期間ゲー
トに動作電圧を供給する。

また逆に、ＦＥＴトランジスタ７がオフとなった際には
、３次巻線６３に発生する電圧はＦＥＴトランジスタ７
がオンするときとはその極性が反転するため、ＦＥＴ）
ランジスタフのゲート部の電位は抵抗ｒｊｒ１２．コン
デンサ１１を介して減少させられ、これにより、ＦＥＴ
）ランジスタフは急速にオフとなる。このオフ状態は、
オン期間にトランス６に蓄積されたエネルギーが、２次
側および３次側巻線６２．６３へ放出されるのが終了ま
で継続する。

このオフ状態が終了すると、抵抗器５．２８の分圧によ
り生成されるゲート電圧で、ＦＥＴトランジスタ７はオ
ンし、上述した動作を繰り返し行つ。

ダイオード１７およびコンデンサ１８は２次側フィルタ
であって、ＦＥＴトランジスタ７がオンの際はこのダイ
オード１７が逆バイアスされ、トランス６にエネルギー
を蓄積する。また、ＦＥＴトランジスタ７がオフの際に
ダイオード１７を導通し、トランス６に蓄積されていた
エネルギーをコンデンサ１８に移すように動作する。

抵抗器２１，２２，１９．　　シャントレギュレータ２
０．フォトカプラ１５．１６　（１５がフォトカプラの
受光トランジスタ、１６がフォトカプラの発光ダイオー
ド）は誤差電圧検出回路であり、出力電圧を抵抗器２１
．２２で分割した部分の電圧に応してシャントレギュレ
ータ２０のカソード電流を変化させ、フォトカプラ１５
の電流を制御する。

出力電圧が高い場合には、シャントレギュレータ２０の
カソード電流が増大するため、フォトカプラ１５にはダ
イオード１４．抵抗器１３を介して流れる電流も増大す
るので、過電流防止回路のトランジスタ８がオンし、上
記ＦＥＴｌ−ランジスタフをオフする。この制御により
、２次側の出力電圧が一定に保たれる。

一方、巻線６４．ダイオード３２．抵抗器３３３５、コ
ンデンサ３４．トライアック３１および抵抗器３０は、
電源投入時のコンデンサ４への充電により発生する突入
電流の防止回路を構成している。電源投入時は、トライ
アック３１がオフしているためコンデンサ４への充電電
流は直列に挿入された抵抗器３０を介して流れるため、
充電電流が大電流とならないように制御される。

コンデンサ４の両端の電圧が徐々に上昇すると、上記し
た如（ＦＥＴ）ランジスタフのスイッチングが開始する
。これにより、巻線６４に電圧が発生し、ＦＥＴｌ−ラ
ンジスク７がオフ状態の際に、巻線６４の電圧はダイオ
ード３２により半波整流され、かつ抵抗器３３．コンデ
ンサ３４の積分回路により徐々にトライアック３１のゲ
ート電圧を上昇させていく。そして、上記トライアック
３１の点弧電圧を越えたときに、このトライアック３１
をオンさせ、コンデンサ４への充電電流を流すようにす
る。これにより、上記充電電流は抵抗器３０を通ること
なくコンデンサ４に供給されるようになる。

トライアック３１が点弧される迄の期間に、上記コンデ
ンサ４の電圧値がある程度まで高く上昇していれば、直
流抵抗がなくなっても大きな充電電流が流れないので、
上記装置のように大きな電流が流れなくなるような時間
に、巻線６４のターン数、抵抗器３３．コンデンサ３４
を調整して決定するようにしている。

〈発明が解決しようとする課題〉従来の突入電流防止制御回路は、上記したようにＡＣ電
源が投入されてから所定時間径ｉ８後にトライアック３
１を点弧させるための電圧をトランスから得るように構
成しているので、トランス巻線の種類が多く必要であっ
た。また、トランスの２次側の負荷容量により、トライ
アック点弧用の巻線に発生する電圧が減少するため、安
定動作の範囲が狭い等の問題点があった。

本発明は上述の問題点に鑑み、２次側の出力変動による
影響がなくして安定動作領域の広い突入電流防止制御回
路を提供することを目的とする。

〈課題を解決するための手段〉本発明の突入電流防止制御回路は、ＡＣ電圧が投入され
てからの時間経過に伴って徐々に伸びる時間を作成する
時間形成回路と、上記ＡＣ電圧の位相を検出するための
位相検出回路と、上記ＡＣ電圧を全波整流する回路と上
記全波整流回路から出力される充電電流によって充電さ
れる平滑コンデンサとの間に設けられた位相制御用スイ
ッチング素子と、−Ｆ記位相制御用スイッチング素子の
スイッチング動作を上記入力ＡＣ電圧の毎位相ごとに制
御し、」１記充電電流を上記平滑コンデンサに流す期間
が上記時間形成回路で形成される時間信号に応して徐々
に長くなるように制御する制御回路とを具備している。

く作用〉１次側の整流電圧値と電源オン後のコンデンサ充電時間
とによって上記コンデンサの充電電流を制御する。これ
により、メインのスイッチング動作と突入電流防止動作
とが分離されるので、突入電流防止動作がトランスの構
成およびトランスに印加される電圧に左右されなくなり
、トランスの巻線数を増加させたり、出力側負荷容量の
変動によって突入電流防止動作の安定領域が減少したり
する不都合が防止される。

〈実施例〉第１図は、本発明の一実施例を示す突入電流防止制御回
路の構成図、第２図は回路図、第３図は各部の動作を示
す波形図であり、第１図における破線で示した部分が本
発明に係わる突入電流防止制御回路のブロックである。

第１Ｖにおいて、７６は全波整流回路、７７は全波整流
された電圧の波形Ｓ３からゼロクロスポイントを検出す
る位相検出回路、７８は電源投入からの経過時間により
徐々に伸びる時間を作成する時間作成回路、７９は位相
検出信号Ｓ１により突入電流防止回路７１のスイッチ素
子を閉し、時間信号Ｓ２の期間だけ閉し続けるような制
御を行う制御部である。

電圧検出回路８０は平滑回路７２以降の電圧が高い場合
には制御部の動作を停止し、突入電流防止回路７１のス
イッチ素子を継続的にオンさせるように動作する。これ
は、平滑回路以降の電圧が高い場合には、平滑回路７２
の容量に充分に電荷が蓄積されているので、突入電流が
発生しないためである。なお、スイッチング回路８１．
制御部７３、平滑回路７４．誤差検出回路７５によりメ
インのスイッチング動作を行い、所定の直流安定電圧を
得るようにしている。

次に、第２図および第３図のタイムチャートに従って、
実施例の回路の動作を説明する。

第３図、ｌこ示すＡＣ入力電電圧　ｉｎは、ダイオード
３２．４７により全波整流されて第３図Ｂに示ずような
全波整流電圧Ｓ３に変換されるとともに、抵抗器３３、
コンデンサ３４により構成される微分回路にてゼロクロ
スポイントが検出される。また、抵抗器３７．３８およ
びトランジスタ３９により構成される回路によりゼロク
ロスポイントでのトリガ信号Ｓ、（第３図Ｃ）が形成さ
れる。

さらに、抵抗器３５、コンデンサ３６よりなる積分回路
により、第３図りに示すように所定の傾斜でもって徐々
に上昇する傾斜電圧ＳＺ　　（時間信号）が作成される
。また、ツェナダイオード４０抵抗器４１，４３．４５
．およびコンデンサ４２４６により、ガンダイオード４
４で構成される点弧角制御回路のドライブ回路が構成さ
れていて、上記傾斜電圧Ｓ２および上記トリガ信号Ｓ、
によリ、ガンダイオード４４を動作させ、その出力によ
り突入電流防止用サイリスク５０を点弧角制御してオン
・オフ動作させる。これにより、平滑コンデンサ４に印
加される充電電圧波形Ｓ４を、第３図已に示すように位
相制御されたものにすることができ、平滑コンデンサ４
への充電電流により発生する突入電流を防止することが
できる。

なお、第２図における他の部分の回路動作は従来回路と
同様であるので詳細説明を省略する。

〈発明の効果〉本発明は上述したように、電源投入後の時間経過および
平滑回路のコンデンサに蓄積される電荷量をもとにして
入力ＡＣ電圧の位相制御行うことにより、上記平滑コン
デンサへの充電電流により発生ずる突入電流を防止する
ようにしたので、２次側出力回路の変動の影響を受けな
い突入電流防止動作を行わせることができる。また、制
御用電圧をトランスから受けないので、トランスの巻線
数を増加させないようにすることができるとともに、ト
ランスの巻線設計値に左右されない突入電流防止制御回
路を構成することができる。さらに、突入電流防止制御
回路そのものをスイッチング回路と分離して構成するこ
とできるので、突入電流防止制御回路部のスイッチ素子
と並列に設けていた大電力用の抵抗器を省略することが
できるとともに、突入電流防止制御回路部のみの独立し
た回路構成とすることができ、ＬＳＩ化を実現させるこ
とができる。

【図面の簡単な説明】

第１図は、本発明の突入電流防止制御回路の一実施例を
示す構成図、第２図は、第１図の回路の具体的な回路構成を示す回路
図、第３図は、本実施例の回路の各部の動作を説明するため
の波形図、第４図は、従来の突入電流防止制御回路の一例を示す回
路図である。７０・・・整流回路、　　　７１・・・突入電流防止回
路７２・・・平滑回路、　　　７６・・・整流回路７７
・・・位相検出回路、７８・・・時間作成回路。７９・・・制御部、　　８０電圧検出回路。Ａｉｎ・・・ＡＣ入力電圧Ｓｌ・・・位相検出信号、　　Ｓ２・・・時間信号Ｓ３
・・・全波整流電圧、　　Ｓ４・・・充電電圧。

Claims

【特許請求の範囲】ＡＣ電圧が投入されてからの時間経過に伴って徐々に伸
びる時間を作成する時間形成回路と、上記ＡＣ電圧の位
相を検出するための位相検出回路と、上記ＡＣ電圧を全波整流する回路と上記全波整流回路か
ら出力される充電電流によって充電される平滑コンデン
サとの間に設けられた位相制御用スイッチング素子と、上記位相制御用スイッチング素子のスイッチング動作を
上記入力ＡＣ電圧の毎位相ごとに制御し、上記充電電流
を上記平滑コンデンサに流す期間が上記時間形成回路で
形成される時間信号に応じて徐々に長くなるように制御
する制御回路とを具備することを特徴とする突入電流防
止制御回路。