JPH04101622A - 活線挿抜回路 - Google Patents
活線挿抜回路Info
- Publication number
- JPH04101622A JPH04101622A JP21749190A JP21749190A JPH04101622A JP H04101622 A JPH04101622 A JP H04101622A JP 21749190 A JP21749190 A JP 21749190A JP 21749190 A JP21749190 A JP 21749190A JP H04101622 A JPH04101622 A JP H04101622A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- hot
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は活線挿抜回路に関し、特にコンピュータ等の電
子装置の保守時においてパッケージを活線挿抜する際に
発生する諸問題を解決するための活線挿抜回路に関する
。
子装置の保守時においてパッケージを活線挿抜する際に
発生する諸問題を解決するための活線挿抜回路に関する
。
従来技術
第２図は活線挿抜回路６の実装置位置関係を示すブロッ
ク図であり、直流電源５とこの電源の負荷である論理回
路７との間に実装される。そして、活線挿抜回路６は論
理回路７と共にパッケージ化されており、このパッケー
ジ１０か直流電源５とコネクタ８を介して電気的に接続
されるようになっている。尚、コンデンサＣはバイパス
コンデンサであって後述する如く、活線挿抜回路６と協
働動作をなすものである。
ク図であり、直流電源５とこの電源の負荷である論理回
路７との間に実装される。そして、活線挿抜回路６は論
理回路７と共にパッケージ化されており、このパッケー
ジ１０か直流電源５とコネクタ８を介して電気的に接続
されるようになっている。尚、コンデンサＣはバイパス
コンデンサであって後述する如く、活線挿抜回路６と協
働動作をなすものである。
従来、この種の活線挿抜回路６の例としては、第５図に
示される回路があり、パッケージ挿入時の突入電流を制
限するための抵抗Ｒ１と、一定時間後これを短絡するた
めのスイッチＳＷと、バイパスコンデンサＣとから構成
されていた。すなわち、スイッチＳＷを開いた状態でパ
ッケージを挿入すると、抵抗Ｒ１を通してバイパスコン
デンサＣの充電か開始され、充電か完了したと思われる
一定時間（例えば、５τ−５ＣＲＩ秒後であれば、９９
．３％まで充電される）後、人手によるスイッチ操作で
抵抗Ｒ１を短絡していた。
示される回路があり、パッケージ挿入時の突入電流を制
限するための抵抗Ｒ１と、一定時間後これを短絡するた
めのスイッチＳＷと、バイパスコンデンサＣとから構成
されていた。すなわち、スイッチＳＷを開いた状態でパ
ッケージを挿入すると、抵抗Ｒ１を通してバイパスコン
デンサＣの充電か開始され、充電か完了したと思われる
一定時間（例えば、５τ−５ＣＲＩ秒後であれば、９９
．３％まで充電される）後、人手によるスイッチ操作で
抵抗Ｒ１を短絡していた。
なお、第５図の端子１〜４は第２図の端子１〜４に対応
する。
する。
しかし、上述した従来の活線挿抜回路は、必ず人手が介
入することになるため誤操作の危険があった。すなわち
、スイッチＳＷをオンしたままでパッケージを挿入して
しまった場合、突入電流が発生し、そのため直流電源５
が過電流でダウンするたけでなく、バイパスコンデンサ
Ｃにダメージを与えるという欠点があった。
入することになるため誤操作の危険があった。すなわち
、スイッチＳＷをオンしたままでパッケージを挿入して
しまった場合、突入電流が発生し、そのため直流電源５
が過電流でダウンするたけでなく、バイパスコンデンサ
Ｃにダメージを与えるという欠点があった。
また、逆にスイッチＳＷをオフしたままで運用した場合
、抵抗Ｒ１により電圧降下を生じた電源か論理回路７に
供給され続けることになり、論理回路７の誤動作、特に
間欠障害を招くという欠点もあった。
、抵抗Ｒ１により電圧降下を生じた電源か論理回路７に
供給され続けることになり、論理回路７の誤動作、特に
間欠障害を招くという欠点もあった。
さらに、パッケージ挿入からスイッチをオンするまでの
時間は人間か旧測しなければならないか、バイパスコン
デンサの容量の大小に応【２てオンするまでの時間を調
整しなければならないという欠点もあった。
時間は人間か旧測しなければならないか、バイパスコン
デンサの容量の大小に応【２てオンするまでの時間を調
整しなければならないという欠点もあった。
発明の［１的
本発明は上述した従来の欠点を解決するためになされた
ものであり、その［１的は充電用抵抗を自動的に短絡す
ることができる活線挿抜回路を提供することである。
ものであり、その［１的は充電用抵抗を自動的に短絡す
ることができる活線挿抜回路を提供することである。
発明の構成
本発明による活線挿抜回路は、電源装置から電圧が供給
されている活線状態において被電圧供給装置を、前記電
源装置に対して挿抜する際、両装置を保護する活線挿抜
回路であって、前記被電圧供給装置と前記電源装置との
間に設けられ、コンデンサ及びこのコンデンサ充電用抵
抗からなる時定数回路と、前記充電用抵抗の両端の短絡
又は短絡解除を行うスイッチング手段と、第１のツェナ
ダイオード及びスイッチングトランジスタの直列回路と
、前記直列回路と並列接続され、前記第１のツェナダイ
オードよりも低いツェナ電圧を有する第２のツェナダイ
オードと、前記コンデンサの充電電圧値が前記第２のツ
ェナダイオードのツェナ電圧値を越えたとき前記スイッ
チング手段による前記充電用抵抗の両端の短絡制御を行
うと共に、前記スイッチングトランジスタをオン制御す
る手段と、前記コンデンサの充電電圧値が前記第１のツ
ェナダイオードのツェナ電圧値より低下したとき前記ス
イッチング手段による前記充電用抵抗の両端の短絡解除
を行う手段とを有することを特徴とする。
されている活線状態において被電圧供給装置を、前記電
源装置に対して挿抜する際、両装置を保護する活線挿抜
回路であって、前記被電圧供給装置と前記電源装置との
間に設けられ、コンデンサ及びこのコンデンサ充電用抵
抗からなる時定数回路と、前記充電用抵抗の両端の短絡
又は短絡解除を行うスイッチング手段と、第１のツェナ
ダイオード及びスイッチングトランジスタの直列回路と
、前記直列回路と並列接続され、前記第１のツェナダイ
オードよりも低いツェナ電圧を有する第２のツェナダイ
オードと、前記コンデンサの充電電圧値が前記第２のツ
ェナダイオードのツェナ電圧値を越えたとき前記スイッ
チング手段による前記充電用抵抗の両端の短絡制御を行
うと共に、前記スイッチングトランジスタをオン制御す
る手段と、前記コンデンサの充電電圧値が前記第１のツ
ェナダイオードのツェナ電圧値より低下したとき前記ス
イッチング手段による前記充電用抵抗の両端の短絡解除
を行う手段とを有することを特徴とする。
実施例
次に、本発明の実施例について図面を用いて説明する。
第１図は本発明による活線挿抜回路の一実施例の構成を
示す回路図であり、第２図に示されている論理回路７の
前段に位置し、コネクタ８を紅白して直流電源５の活線
への挿抜を容易ならしめるものである。
示す回路図であり、第２図に示されている論理回路７の
前段に位置し、コネクタ８を紅白して直流電源５の活線
への挿抜を容易ならしめるものである。
第１図において、６ａはＮＰＮ ｌ−ランシスタＱと、
このトランジスタＱ１のコレクタ出力により駆動される
電磁リレーＲＬと、ベース抵抗Ｒ４と、ホイーリングダ
イオートＤ１とからなるリレードライブ回路、６ｂは突
入電流制限抵抗Ｒ１と、この抵抗Ｒ１の両端を短絡する
リレーＲＬのメーク接点ｒｉ）とからなる突入電流制限
回路、６ｃはツェナダイオードＺ１と抵抗Ｒ２とからな
る第１の基準電圧回路、６ｄはツェナダイオードＺ２と
スイッチング用ＰＮＰ ）ランンスタＱ２と、トランジ
スタＱ２のベースバイアス抵抗Ｒ３Ｒ５とからなる第２
の基準電圧回路である。つまり、第２図中の活線挿抜回
路６がこれら６８〜６ｄに対応しているのである。また
、１〜４は第２図の端子〕〜４に夫々対応している。
このトランジスタＱ１のコレクタ出力により駆動される
電磁リレーＲＬと、ベース抵抗Ｒ４と、ホイーリングダ
イオートＤ１とからなるリレードライブ回路、６ｂは突
入電流制限抵抗Ｒ１と、この抵抗Ｒ１の両端を短絡する
リレーＲＬのメーク接点ｒｉ）とからなる突入電流制限
回路、６ｃはツェナダイオードＺ１と抵抗Ｒ２とからな
る第１の基準電圧回路、６ｄはツェナダイオードＺ２と
スイッチング用ＰＮＰ ）ランンスタＱ２と、トランジ
スタＱ２のベースバイアス抵抗Ｒ３Ｒ５とからなる第２
の基準電圧回路である。つまり、第２図中の活線挿抜回
路６がこれら６８〜６ｄに対応しているのである。また
、１〜４は第２図の端子〕〜４に夫々対応している。
次に、活線挿抜時のタイムチャートを示す第３図に従っ
て、第１図、第２図の動作を説明する。
て、第１図、第２図の動作を説明する。
まず、時刻ｔＯて活線挿抜回路６を含むパッケージ１０
がコネクタ８を介して直流電源５に挿入されると、突入
電流制限抵抗Ｒ１を通してバイパスコンデンサＣの充電
が開始される。すると、活線挿抜回路の出力電圧Ｅ２は
第３図に示されているように、コンデンサＣと、このコ
ンデンサＣの充電用であると共に突入電流制限用の抵抗
Ｒ１との時定数をもって上ｙ７する。
がコネクタ８を介して直流電源５に挿入されると、突入
電流制限抵抗Ｒ１を通してバイパスコンデンサＣの充電
が開始される。すると、活線挿抜回路の出力電圧Ｅ２は
第３図に示されているように、コンデンサＣと、このコ
ンデンサＣの充電用であると共に突入電流制限用の抵抗
Ｒ１との時定数をもって上ｙ７する。
ところで、一般に保守時のパッケージ交換は人手で行わ
れるため、コネクタ８てのチャタリングは必ず発生する
。従って、ここでは、時刻ｔ１においてチャタリング（
期間Ｔｏ）が発生ずる場合を説明する。このとき、活線
挿抜回路６の入力端子Ｅ１は、第３図に示されているよ
うなパルス状の波形となるが、その出力電圧Ｅ２は、抵
抗Ｒ１とコンデンサＣとの時定数のために、充放電を繰
返しながら上昇していく。
れるため、コネクタ８てのチャタリングは必ず発生する
。従って、ここでは、時刻ｔ１においてチャタリング（
期間Ｔｏ）が発生ずる場合を説明する。このとき、活線
挿抜回路６の入力端子Ｅ１は、第３図に示されているよ
うなパルス状の波形となるが、その出力電圧Ｅ２は、抵
抗Ｒ１とコンデンサＣとの時定数のために、充放電を繰
返しながら上昇していく。
しかし、ツェナダイオードＺ１のツェナ電圧Ｖｚ１及び
トランジスタＱ１のベース・エミッタ間電圧ＶＢＥＩに
よって決まる第１の規定電圧ＶＺｌ＋ＶＢＥＩを越える
までは（時刻ｔＯ〜ｔ２）、ｌ−ランジスタＱ１はオフ
したままである。したがって、リレーＲＬも動作せず、
接点ｒｌｌ Ｉ及び「１１２はブレークしたままである
。
トランジスタＱ１のベース・エミッタ間電圧ＶＢＥＩに
よって決まる第１の規定電圧ＶＺｌ＋ＶＢＥＩを越える
までは（時刻ｔＯ〜ｔ２）、ｌ−ランジスタＱ１はオフ
したままである。したがって、リレーＲＬも動作せず、
接点ｒｌｌ Ｉ及び「１１２はブレークしたままである
。
そして、時刻ｔ２で出力電圧Ｅ２が第１の規定電圧ＶＺ
Ｉ＋ＶｎＰｌを越えると、トランジスタＱ１がオンして
、リレーＲＬ及びトランジスタＱ２を駆動するため、接
点「ｇはメークする。接点「ｇのメークにより突入電流
制限用の抵抗Ｒ１は両端が短絡され、論理回路７には、
直流電源５の出力電圧がそのまま印加されることになる
。
Ｉ＋ＶｎＰｌを越えると、トランジスタＱ１がオンして
、リレーＲＬ及びトランジスタＱ２を駆動するため、接
点「ｇはメークする。接点「ｇのメークにより突入電流
制限用の抵抗Ｒ１は両端が短絡され、論理回路７には、
直流電源５の出力電圧がそのまま印加されることになる
。
一方、トランジスタＱ２のオンによりツェナダイオード
Ｚｌと２２とが並列に接続される。ここでは、それらツ
ェナ電圧をＶＺＩ＞ＶＺ２に選んであるため、リレート
ライブ回路６ａの人出力特性であるオンオフ特性は第４
図に示されているようなヒステリシス特性をもつことに
なる。したがって、第３図に示されているように、接点
ｉはチャタリングをおこさずに動作（ブレーク→メーク
）することができる。
Ｚｌと２２とが並列に接続される。ここでは、それらツ
ェナ電圧をＶＺＩ＞ＶＺ２に選んであるため、リレート
ライブ回路６ａの人出力特性であるオンオフ特性は第４
図に示されているようなヒステリシス特性をもつことに
なる。したがって、第３図に示されているように、接点
ｉはチャタリングをおこさずに動作（ブレーク→メーク
）することができる。
すなわち、第４図を参照すれば、突入電流制限用の抵抗
Ｒ１の両端を短絡するためのリレー接点ｒｆがブレーク
状態からメーク状態へと変化するためには、出力電圧Ｅ
２、すなわちコンデンサＣの充電電圧がＶＺｌ＋ＶＢＣ
Ｉの電圧値を越えなければならない。これに対して、リ
レー接点 「ｇがメーク状態からブレーク状態へと変化
するためには、コンデンサＣ（７）充電電圧がｖＺ２＋
Ｖｃｒシ２＋ｖＢＥ１の電圧値より低下しなければなら
ない。よって、挿抜時におけるリレー接点「ｇのチャタ
リンクを有効に防止できるのである。
Ｒ１の両端を短絡するためのリレー接点ｒｆがブレーク
状態からメーク状態へと変化するためには、出力電圧Ｅ
２、すなわちコンデンサＣの充電電圧がＶＺｌ＋ＶＢＣ
Ｉの電圧値を越えなければならない。これに対して、リ
レー接点 「ｇがメーク状態からブレーク状態へと変化
するためには、コンデンサＣ（７）充電電圧がｖＺ２＋
Ｖｃｒシ２＋ｖＢＥ１の電圧値より低下しなければなら
ない。よって、挿抜時におけるリレー接点「ｇのチャタ
リンクを有効に防止できるのである。
以上のように、パッケージ挿入動作による接点「ｇのメ
ーク状態て論理回路は所定の動作を行う。
ーク状態て論理回路は所定の動作を行う。
次に、時刻ｔ３てパッケージを抜去する場合を説明する
。このときも人手が介入するため、コネクタ８において
、第３図のようにチャタリング（期間ＴＩ）が発生する
。活線挿抜回路の入力端子Ｅｌは、期間ＴＯの場合と同
様に、パルス状の波形となるが、その出力電圧Ｅ２は抵
抗Ｒ１とコンデンサＣとの時定数による充放電を繰返し
ながら下降していく。しかし、上述したヒステリシス特
性のため、ツェナダイオードＺ２のツェナ電圧ＶＺ２と
、トランジスタＱ２のコレクタ・エミッタ間電圧ＶＣＥ
２と、トランジスタＱｌのベース・エミッタ間電圧ＶＢ
口とによって決まる第２の規定電圧ｖ Ｚ２＋ Ｖ Ｃ
Ｆ２ ＋ Ｖ ＢＦ、Ｉを下まわるまては（時刻ｔ３〜
ｔ４）、Ｌランジスタロ１はオンし続けてリレーＲＬを
駆動しており、接点「ｇはメークしたままである。
。このときも人手が介入するため、コネクタ８において
、第３図のようにチャタリング（期間ＴＩ）が発生する
。活線挿抜回路の入力端子Ｅｌは、期間ＴＯの場合と同
様に、パルス状の波形となるが、その出力電圧Ｅ２は抵
抗Ｒ１とコンデンサＣとの時定数による充放電を繰返し
ながら下降していく。しかし、上述したヒステリシス特
性のため、ツェナダイオードＺ２のツェナ電圧ＶＺ２と
、トランジスタＱ２のコレクタ・エミッタ間電圧ＶＣＥ
２と、トランジスタＱｌのベース・エミッタ間電圧ＶＢ
口とによって決まる第２の規定電圧ｖ Ｚ２＋ Ｖ Ｃ
Ｆ２ ＋ Ｖ ＢＦ、Ｉを下まわるまては（時刻ｔ３〜
ｔ４）、Ｌランジスタロ１はオンし続けてリレーＲＬを
駆動しており、接点「ｇはメークしたままである。
そして、時刻ｔ４て出力電圧Ｅ２が第２の規定電圧Ｖ
Ｚ２＋ Ｖ ＣＦ２ ＋ Ｖ ＢＥＩを下まわると、ト
ランジスタＱｌがオフするためリレーＲＬが動作しなく
なる。したがって、接点「ｇは第４図に示されているヒ
ステリシス特性のため、チャタリングをおこすことなく
ブレークして初期状態に戻る。
Ｚ２＋ Ｖ ＣＦ２ ＋ Ｖ ＢＥＩを下まわると、ト
ランジスタＱｌがオフするためリレーＲＬが動作しなく
なる。したがって、接点「ｇは第４図に示されているヒ
ステリシス特性のため、チャタリングをおこすことなく
ブレークして初期状態に戻る。
尚、第１図においてダイオードＤＩは、トランジスタＱ
１がオフした時にリレーＲＬを流れていた励磁電流を戻
すためのホイーリングダイオードである。また、抵抗Ｒ
３は、ツェナダイオードＺ１のもれ電流により、トラン
ジスタＱ１が誤ってオンするのを防止するためのバイパ
ス抵抗である。
１がオフした時にリレーＲＬを流れていた励磁電流を戻
すためのホイーリングダイオードである。また、抵抗Ｒ
３は、ツェナダイオードＺ１のもれ電流により、トラン
ジスタＱ１が誤ってオンするのを防止するためのバイパ
ス抵抗である。
発明の詳細
な説明したように、本発明は、論理回路への供給電圧レ
ベルを検出して突入電流制限用抵抗の両端の短絡制御を
リレー接点により自動的に行うことにより、人手介入を
必要とせす、誤操作による不具合を排除できるとともに
、突入電流制御用抵抗を短絡するまでの時間を、バイパ
スコンデンサの容量の大小に無関係とすることができる
という効果がある。更に、そのリレーのメーク及びブレ
ーク動作にヒステリシス特定をもたせることにより、挿
抜時のコネクタ部でのチャタリングによる悪影響（ノイ
スによる誤動作等）を論理回路に与えることがないとい
う効果がある。
ベルを検出して突入電流制限用抵抗の両端の短絡制御を
リレー接点により自動的に行うことにより、人手介入を
必要とせす、誤操作による不具合を排除できるとともに
、突入電流制御用抵抗を短絡するまでの時間を、バイパ
スコンデンサの容量の大小に無関係とすることができる
という効果がある。更に、そのリレーのメーク及びブレ
ーク動作にヒステリシス特定をもたせることにより、挿
抜時のコネクタ部でのチャタリングによる悪影響（ノイ
スによる誤動作等）を論理回路に与えることがないとい
う効果がある。
第１図は本発明の実施例による活線挿抜回路の回路図、
第２図は活線挿抜回路を含む電子装置のパッケージの構
成を示すブロック図、第３図は挿抜時の入力電圧及び出
力電圧の変化を示すタイムチャート、第４図は突入電流
制限用抵抗の短絡制御用リレー接点のメーク動作及びブ
レーク動ｆ’ｔを示す特性図、第５図は従来の活線挿抜
回路の回路図である。 主要部分のｎ号の説明 Ｃ・・・・・・コンデンサ Ｒ１−Ｒ５・・・・・・抵抗 ＲＬ ・・・ ・・ リ し 「ｇ・・・・ リレー接点 Ｑｌ、Ｑ２・・・・・トランジスタ Ｚｌ、Ｚ２・・・・・ツェナダイオード出願人 茨城日
本電気株式会ン１
第２図は活線挿抜回路を含む電子装置のパッケージの構
成を示すブロック図、第３図は挿抜時の入力電圧及び出
力電圧の変化を示すタイムチャート、第４図は突入電流
制限用抵抗の短絡制御用リレー接点のメーク動作及びブ
レーク動ｆ’ｔを示す特性図、第５図は従来の活線挿抜
回路の回路図である。 主要部分のｎ号の説明 Ｃ・・・・・・コンデンサ Ｒ１−Ｒ５・・・・・・抵抗 ＲＬ ・・・ ・・ リ し 「ｇ・・・・ リレー接点 Ｑｌ、Ｑ２・・・・・トランジスタ Ｚｌ、Ｚ２・・・・・ツェナダイオード出願人 茨城日
本電気株式会ン１
Claims (1)
- （１）電源装置から電圧が供給されている活線状態にお
いて被電圧供給装置を、前記電源装置に対して挿抜する
際、両装置を保護する活線挿抜回路であって、前記被電
圧供給装置と前記電源装置との間に設けられ、コンデン
サ及びこのコンデンサ充電用抵抗からなる時定数回路と
、前記充電用抵抗の両端の短絡又は短絡解除を行うスイ
ッチング手段と、第１のツェナダイオード及びスイッチ
ングトランジスタの直列回路と、前記直列回路と並列接
続され、前記第１のツェナダイオードよりも低いツェナ
電圧を有する第２のツェナダイオードと、前記コンデン
サの充電電圧値が前記第２のツェナダイオードのツェナ
電圧値を越えたとき前記スイッチング手段による前記充
電用抵抗の両端の短絡制御を行うと共に、前記スイッチ
ングトランジスタをオン制御する手段と、前記コンデン
サの充電電圧値が前記第１のツェナダイオードのツェナ
電圧値より低下したとき前記スイッチング手段による前
記充電用抵抗の両端の短絡解除を行う手段とを有するこ
とを特徴とする活線挿抜回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21749190A JPH04101622A (ja) | 1990-08-17 | 1990-08-17 | 活線挿抜回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21749190A JPH04101622A (ja) | 1990-08-17 | 1990-08-17 | 活線挿抜回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101622A true JPH04101622A (ja) | 1992-04-03 |
Family
ID=16705073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21749190A Pending JPH04101622A (ja) | 1990-08-17 | 1990-08-17 | 活線挿抜回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101622A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754797A (en) * | 1995-02-13 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral |
| JP2022511279A (ja) * | 2018-09-14 | 2022-01-31 | グリー エレクトリック アプライアンス、インコーポレイテッド オブ チューハイ | 充電装置及び充電システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270727A (ja) * | 1988-04-20 | 1989-10-30 | Fuji Electric Co Ltd | 突入電流制限回路 |
-
1990
- 1990-08-17 JP JP21749190A patent/JPH04101622A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270727A (ja) * | 1988-04-20 | 1989-10-30 | Fuji Electric Co Ltd | 突入電流制限回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754797A (en) * | 1995-02-13 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral |
| US6192435B1 (en) | 1995-02-13 | 2001-02-20 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral |
| JP2022511279A (ja) * | 2018-09-14 | 2022-01-31 | グリー エレクトリック アプライアンス、インコーポレイテッド オブ チューハイ | 充電装置及び充電システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751449A (en) | Start from coast protective circuit | |
| JP6787989B2 (ja) | オープン出力保護を備えるドライバ | |
| US4513341A (en) | Overvoltage protection circuit for power supply | |
| EP0167172A2 (en) | Overcurrent protection circuit | |
| CN201312113Y (zh) | 用于车载电器的过压、欠压保护电路 | |
| US5637980A (en) | Battery charging/discharging switching control protective circuit | |
| US6021037A (en) | Device including a thermally protected switching transistor | |
| JPH04101622A (ja) | 活線挿抜回路 | |
| US5852377A (en) | Reset circuit for ensuring proper reset when used with decaying power supplies | |
| JPH07182052A (ja) | 過電圧保護装置 | |
| CN217406170U (zh) | 一种开关阀的驱动保护电路和开关阀 | |
| JP2758705B2 (ja) | 活線挿抜回路 | |
| US6639777B1 (en) | Electronic timer switch | |
| JPH05146057A (ja) | 活線挿抜回路 | |
| JPH04101621A (ja) | 活線挿抜回路 | |
| CN210195920U (zh) | 一种预热定时器 | |
| CN116436268A (zh) | 适用于低电压应用的开关电路及车辆 | |
| EP0071366A1 (en) | Lamp drive circuit | |
| CN110017233B (zh) | 一种预热定时器 | |
| JPH04101620A (ja) | 活線挿抜回路 | |
| EP0006287B1 (en) | Master-slave flip-flop circuits | |
| JPS60120414A (ja) | 電源シ−ケンス制御回路 | |
| JPH05328599A (ja) | 突入電流防止回路 | |
| KR930005473Y1 (ko) | 돌입 전류 제한회로 | |
| SU1394209A1 (ru) | Стабилизатор посто нного напр жени с защитой |