JPH04102155A - バス使用権調停方式 - Google Patents
バス使用権調停方式Info
- Publication number
- JPH04102155A JPH04102155A JP21944290A JP21944290A JPH04102155A JP H04102155 A JPH04102155 A JP H04102155A JP 21944290 A JP21944290 A JP 21944290A JP 21944290 A JP21944290 A JP 21944290A JP H04102155 A JPH04102155 A JP H04102155A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- group
- arbiter
- arbitration
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術（第５図）
発明が解決しようとする課題
課題を解決するための手段（第１図）
作用
実施例
（ａ） 一実施例の説明（第２図乃至第４図）（ｂ）
他の実施例の説明 発明の効果 〔概要〕 共通バスに接続された複数のバスマスタ装置のバス使用
権を調停するバス使用権調停方式に関Ｌ７、バスマスタ
装置が増えても、アービタやインタフェースが複雑とな
らず、増設に対して大幅な変更の手間を省くことを目的
とし、 共通バスに接続され、バスマスタ動作を行う複数のハス
マスタ装置と、該複数のバスマスタ装置で構成されるグ
ループのローカルなバス使用権調停を行うグループバス
アービタと、該グループバスアービタと他のグループバ
スアービタ又はバスマスタ装置のリクエストに応じてシ
ステムのバス使用権調停を行うシステムバスアービタと
を有する。
他の実施例の説明 発明の効果 〔概要〕 共通バスに接続された複数のバスマスタ装置のバス使用
権を調停するバス使用権調停方式に関Ｌ７、バスマスタ
装置が増えても、アービタやインタフェースが複雑とな
らず、増設に対して大幅な変更の手間を省くことを目的
とし、 共通バスに接続され、バスマスタ動作を行う複数のハス
マスタ装置と、該複数のバスマスタ装置で構成されるグ
ループのローカルなバス使用権調停を行うグループバス
アービタと、該グループバスアービタと他のグループバ
スアービタ又はバスマスタ装置のリクエストに応じてシ
ステムのバス使用権調停を行うシステムバスアービタと
を有する。
本発明は、共通バスに接続された複数のバスマスタ装置
のバス使用権を調停するバス使用権調停方式に関する。
のバス使用権を調停するバス使用権調停方式に関する。
共通バスにプロセッサ等のバスマスタ動作を行うバスマ
スタ装置を複数接続したシステムにおいては、バスマス
タ装置が共通バスを用いて種々のデータ転送を行い、処
理を実行する。
スタ装置を複数接続したシステムにおいては、バスマス
タ装置が共通バスを用いて種々のデータ転送を行い、処
理を実行する。
この時、共通バスは１つのハスマスタ装置しか使用でき
ないため、ハスマスタ装置のバス使用要求（リクエスト
）が競合した時に、その調停が必要となる。
ないため、ハスマスタ装置のバス使用要求（リクエスト
）が競合した時に、その調停が必要となる。
近年、共通バスに接続されるハスマスタ装置の数が増大
し、且つオプション等の設定により数が変更されること
があり、それに対応する調停方式％式％ 〔従来の技術〕 第５図は従来技術の説明図である。
し、且つオプション等の設定により数が変更されること
があり、それに対応する調停方式％式％ 〔従来の技術〕 第５図は従来技術の説明図である。
主プロセツサ（ＣＰＵ）１０に、主記憶装置１７、ダイ
レクトメモリアクセスコントローラ（ＤＭＡＣ）１１、
フロッピーディスクコントローラ（ＦＰＤ）１２がシス
テムバス２０を介し接続される。
レクトメモリアクセスコントローラ（ＤＭＡＣ）１１、
フロッピーディスクコントローラ（ＦＰＤ）１２がシス
テムバス２０を介し接続される。
システムバス２０は、ドライバ２１ａを介しＣＲＴバス
２０ａに分岐し、２次元描画プロセッサ１３．３次元描
画プロセッサ１４を接続する。
２０ａに分岐し、２次元描画プロセッサ１３．３次元描
画プロセッサ１４を接続する。
又、システムバス２０は、ドライバ２１ｂを介しＡＷＳ
バス２０ｂに分岐し、回線アダプタ１５、プリンタアダ
プタ１６を接続する。
バス２０ｂに分岐し、回線アダプタ１５、プリンタアダ
プタ１６を接続する。
このような高速画像処理ワークステーションでは、ＣＰ
ＵＩＯｌＤＭＡＣＩＩ、ＦＰＤ１２、プロセッサ１３．
１４、アダプタ１５．１６がバスマスタ動作をするバス
マスタ装置（以下アダプタという）となり、システムバ
ス２０及びそれに接続するＣＲＴバス２０ａ、ＡＷＳバ
ス２０ｂを使用する。
ＵＩＯｌＤＭＡＣＩＩ、ＦＰＤ１２、プロセッサ１３．
１４、アダプタ１５．１６がバスマスタ動作をするバス
マスタ装置（以下アダプタという）となり、システムバ
ス２０及びそれに接続するＣＲＴバス２０ａ、ＡＷＳバ
ス２０ｂを使用する。
従来、各アダプタｌＯ〜１６は、各々システムに対する
リクエストを持ち、システムのアービトレーション（バ
ス使用権調停）を行うシステムノくスアービタ３０が全
てのアービトレーションを行っていた。
リクエストを持ち、システムのアービトレーション（バ
ス使用権調停）を行うシステムノくスアービタ３０が全
てのアービトレーションを行っていた。
しかしながら、従来技術では次のような問題があった。
■ 各アダプタ毎にバスリクエストを上げるため、アー
ビトレーションのためのインタフェーズ信号が増加し、
配線が複雑化する。
ビトレーションのためのインタフェーズ信号が増加し、
配線が複雑化する。
■ システムバスアービタ３０が全てのアダフ。
りのアービトレーションを行っているため、アビタ３０
の負荷が増加し、アービタが複雑となる。
の負荷が増加し、アービタが複雑となる。
■ アダプタの増設に対して、システム全体のインタフ
ェースを変更せねばならず、大幅な手間がかかる。
ェースを変更せねばならず、大幅な手間がかかる。
■ アダプタが連続してアクセスを行う場合でも、バス
アービトレーションを繰り返すこととなり、バスアクセ
スの時間が伸びる。
アービトレーションを繰り返すこととなり、バスアクセ
スの時間が伸びる。
従って、本発明は、バスマスタ装置が増えても、アービ
タやインタフェースが複雑とならず、増設に対して大幅
な変更の手間を省くことができるバス使用権調停方式を
提供することを目的とする。
タやインタフェースが複雑とならず、増設に対して大幅
な変更の手間を省くことができるバス使用権調停方式を
提供することを目的とする。
又、本発明は、パスアービトレーションの回数を減らし
て、バスアクセスのスピードを向上することのできるバ
ス使用権調停方式を提供することを目的とする。
て、バスアクセスのスピードを向上することのできるバ
ス使用権調停方式を提供することを目的とする。
第１図は本発明の原理図である。
本発明は、第１図に示すように、共通ハス２０に接続さ
れ、ハスマスタ動作を行う複数のハスマスタ装置１０〜
１５と、該複数のハスマスク装置１０〜】５で構成され
るグループのローカルなハス使用権調停を行うグループ
バスアービタ４０と、該グループバスアービタ４０と他
のグループバスアービタ又はバスマスタ装置のリフニス
］・に応じてシステムのバス使用権調停を行うシステム
バスアービタ３０とを有するものである。
れ、ハスマスタ動作を行う複数のハスマスタ装置１０〜
１５と、該複数のハスマスク装置１０〜】５で構成され
るグループのローカルなハス使用権調停を行うグループ
バスアービタ４０と、該グループバスアービタ４０と他
のグループバスアービタ又はバスマスタ装置のリフニス
］・に応じてシステムのバス使用権調停を行うシステム
バスアービタ３０とを有するものである。
又、本発明の請求項（２）では、請求項（１）において
、前記グループバスアービタ４０は、グループ内の一の
ハスマスタ装置がシステムのバス使用権Ｎｍ中に他のハ
スマスタ装置のリクエストがあったことに応じて、前記
システムバスアービタ３０へのリクエストをアサートシ
２続けるものである。
、前記グループバスアービタ４０は、グループ内の一の
ハスマスタ装置がシステムのバス使用権Ｎｍ中に他のハ
スマスタ装置のリクエストがあったことに応じて、前記
システムバスアービタ３０へのリクエストをアサートシ
２続けるものである。
本発明では、バスマスタ装置１０〜１５をグルブ分けし
、各グループにグループハスアービタ４０を設け、グル
ープ内でローカルなアービトレーシンヲ行った後に、シ
ステムバスアービタ３０にシステムのアービトレーショ
ンを行うようにしている。
、各グループにグループハスアービタ４０を設け、グル
ープ内でローカルなアービトレーシンヲ行った後に、シ
ステムバスアービタ３０にシステムのアービトレーショ
ンを行うようにしている。
即ち、アービトレーションの階層構成を採った。
これによって、各バスマスク装置１０−１５は、グルー
プハスアービタ４０に接続すればよいので、インタフェ
ース信号線が短くて済み、配線が簡単となり、システム
バスアービタ３０は全てのバスマスタ装置ｌＯ〜１５と
交信しなくてよいので、負荷が減少し、システムバスア
ービタ３０の構成、規模を大幅に縮少できる。
プハスアービタ４０に接続すればよいので、インタフェ
ース信号線が短くて済み、配線が簡単となり、システム
バスアービタ３０は全てのバスマスタ装置ｌＯ〜１５と
交信しなくてよいので、負荷が減少し、システムバスア
ービタ３０の構成、規模を大幅に縮少できる。
又、バスマスタ装置の増設、削除がシステムバスアービ
タ３０にまで影響しないので、これによる変更の手間が
減少する。
タ３０にまで影響しないので、これによる変更の手間が
減少する。
更に、グループバスアービタ４０は、システムバスの使
用権獲得後、他のバスマスタ装置のリクエストに対し、
バスを解放しないので、バスアーヒｉ−レーシゴンの回
数を減らして、バスアクセスのスピードを向上する。
用権獲得後、他のバスマスタ装置のリクエストに対し、
バスを解放しないので、バスアーヒｉ−レーシゴンの回
数を減らして、バスアクセスのスピードを向上する。
（ａ） 一実施例の説明
第２図は本発明の一実施例構成図、第３図はそのグルー
プバスアービタの構成図である。
プバスアービタの構成図である。
図中、第１図及び第５図で示したものと同一のものは、
同一の記号で示してあり、４０ａ、４゜ｂ、４０ｃは各
々グループバスアービタであり、各々２つのアダプタ、
即ち、ＤＭＡＣＩＩとＦＰＤ１２．２次元描画プロセッ
サ１３と３次元描画プロセッサ１４、回線アダプタ１５
とプリンタアダプタ１６に接続され、これらからのロー
カルなバスリクエストＢＲＱＩ、ＢＲＱ２を調停し、シ
ステムバスリクエストＢＵＳＲＥＱをシステムバスアー
ビタ３０にアサートし、システムバスアービタ３０から
システムのバスグランドＢＵＳ ＧＲＡＮＴを受ける
と、ローカルなバスグラン）ＢＧＴＩ、ＢＧＴ２をこれ
らにアサートするものである。
同一の記号で示してあり、４０ａ、４゜ｂ、４０ｃは各
々グループバスアービタであり、各々２つのアダプタ、
即ち、ＤＭＡＣＩＩとＦＰＤ１２．２次元描画プロセッ
サ１３と３次元描画プロセッサ１４、回線アダプタ１５
とプリンタアダプタ１６に接続され、これらからのロー
カルなバスリクエストＢＲＱＩ、ＢＲＱ２を調停し、シ
ステムバスリクエストＢＵＳＲＥＱをシステムバスアー
ビタ３０にアサートし、システムバスアービタ３０から
システムのバスグランドＢＵＳ ＧＲＡＮＴを受ける
と、ローカルなバスグラン）ＢＧＴＩ、ＢＧＴ２をこれ
らにアサートするものである。
システムハスアービタ３ｏは、ＣＰＩＪＩＯ１各グルー
プハ大グループハスアービタ４０ａ０ｃ（７）システム
ハスリクエストＢＵＳＲＥＱを調停し、システムバスブ
ラントＢＵＳ ＧＲＡＮＴをこれらにアサ一トする。
プハ大グループハスアービタ４０ａ０ｃ（７）システム
ハスリクエストＢＵＳＲＥＱを調停し、システムバスブ
ラントＢＵＳ ＧＲＡＮＴをこれらにアサ一トする。
第３図において、各グループバスアービタ４゜ａ〜４０
ｃはローカルアービタ４ｏｏと、ハスリクエスト発生回
路４０１と、ローカルバスグランド発生回路４０２とか
ら構成されている。
ｃはローカルアービタ４ｏｏと、ハスリクエスト発生回
路４０１と、ローカルバスグランド発生回路４０２とか
ら構成されている。
なお、第１のアダプタ（例えば、回線アダプタ１５）が
第１のバスリクエストＢＲＱｌをアサートし、第１のバ
スグラン）ＢＧＴＩを受け、第２のアダプタ（例えば、
プリンタアダプタ１６）が第２のバスリクエストＢＲＱ
２をアサートし、第２のパスグランドＢＧＴ２を受ける
ものとし、グル〜ブ内では、第１のアダプタの優先順位
が高いものとする。
第１のバスリクエストＢＲＱｌをアサートし、第１のバ
スグラン）ＢＧＴＩを受け、第２のアダプタ（例えば、
プリンタアダプタ１６）が第２のバスリクエストＢＲＱ
２をアサートし、第２のパスグランドＢＧＴ２を受ける
ものとし、グル〜ブ内では、第１のアダプタの優先順位
が高いものとする。
ローカルアービタ４００は、ローカルなバスリクエスト
ＢＲＱ１、ＢＲＱ２を調停し、グループ内グランド信号
ＢＧＴを発生するものであり、次の構成を有する。
ＢＲＱ１、ＢＲＱ２を調停し、グループ内グランド信号
ＢＧＴを発生するものであり、次の構成を有する。
即ち、反転グループ内グランド信号＊ＢＧＴがハイレベ
ルの時に、第１のローカルハスリクエストＢＲＱＩを通
過し、第１のセット信号子５ＥＴＢＲＱＩ−ＢＧＴをア
サートする第１のアントゲ〜）Ａｌと、第１のセット信
号＋５ＥＴ−ＢＲＱｌ−ＢＧＴでセットされ、反転第１
のローカルバスリクエスト＊ＢＲＱ１でリセットされ、
第１のグループ内グランド信号＋ＢＲＱＩ−ＢＣＴをア
サートする第１のフリップフロップＦ１と、反転グルー
プ内グランド信号＊ＢＧＴと反転第１のバスリクエスト
＊ＢＲＱ１がハイレベルの時、第２のローカルバスリク
エストＢＲＱ２を通過し、第２のセット信号子５ＥＴ−
ＢＲＱ２−ＢＧＴをアサートする第２のアンドゲートＡ
２と、第２のセット信号子５ＥＴ−ＢＲＱ２−ＢＧＴで
セットされ、反転第２のローカルバスリクエスト＊ＢＲ
Ｑ２でリセットされ、第２のグループ内グランド信号十
ＢＲＱ２−ＢＧＴをアサートする第２のフリップフロッ
プＦ２と、第１、第２のグループ内グランド信号＋ＢＲ
ＱＩ〜ＢＧＴ、＋ＢＲＱ２ＢＧＴのオア（論理和）をと
り、反転して反転グループ内グランド信号＊ＢＧＴをア
サートする第１のオアゲー）Ｒ１と、第１、第２のグル
ープ内グランド信号＋ＢＲＱＩ−ＢＧＴ、＋ＢＲＱ２Ｂ
ＧＴのオアをとり、グループ内グランド信号十ＢＧＴを
アサートする第２のオアゲートＲ２とを有する。
ルの時に、第１のローカルハスリクエストＢＲＱＩを通
過し、第１のセット信号子５ＥＴＢＲＱＩ−ＢＧＴをア
サートする第１のアントゲ〜）Ａｌと、第１のセット信
号＋５ＥＴ−ＢＲＱｌ−ＢＧＴでセットされ、反転第１
のローカルバスリクエスト＊ＢＲＱ１でリセットされ、
第１のグループ内グランド信号＋ＢＲＱＩ−ＢＣＴをア
サートする第１のフリップフロップＦ１と、反転グルー
プ内グランド信号＊ＢＧＴと反転第１のバスリクエスト
＊ＢＲＱ１がハイレベルの時、第２のローカルバスリク
エストＢＲＱ２を通過し、第２のセット信号子５ＥＴ−
ＢＲＱ２−ＢＧＴをアサートする第２のアンドゲートＡ
２と、第２のセット信号子５ＥＴ−ＢＲＱ２−ＢＧＴで
セットされ、反転第２のローカルバスリクエスト＊ＢＲ
Ｑ２でリセットされ、第２のグループ内グランド信号十
ＢＲＱ２−ＢＧＴをアサートする第２のフリップフロッ
プＦ２と、第１、第２のグループ内グランド信号＋ＢＲ
ＱＩ〜ＢＧＴ、＋ＢＲＱ２ＢＧＴのオア（論理和）をと
り、反転して反転グループ内グランド信号＊ＢＧＴをア
サートする第１のオアゲー）Ｒ１と、第１、第２のグル
ープ内グランド信号＋ＢＲＱＩ−ＢＧＴ、＋ＢＲＱ２Ｂ
ＧＴのオアをとり、グループ内グランド信号十ＢＧＴを
アサートする第２のオアゲートＲ２とを有する。
バスリクエスト発生回路４０１は、グループ内グランド
信号＊ＢＧＴに応じてシステムバスリクエストＢＵＳＲ
ＥＱをシステムバスアービタ３０ヘアサートするもので
あり、次の構成を有する。
信号＊ＢＧＴに応じてシステムバスリクエストＢＵＳＲ
ＥＱをシステムバスアービタ３０ヘアサートするもので
あり、次の構成を有する。
即ち、第１、第２のセット信号子５ＥＴ−ＢＲＱｌ−Ｅ
ＧＴ、±５ＥＴ−ＢＲＱＩ−ＢＧＴのオアを取り反転し
たゲート出力を発するオアゲートＲ３と、反転グループ
内グランド信号＊ＢＧＴとオアゲートＲ３のゲート出力
とのアンドをとる第３のアンドゲートＡ３と、グループ
内グランド信号＊ＢＧＴでセットされ、アンドゲートＡ
３の出力でリセットされ、システムバスリクエスト＋Ｂ
ＵＳＲＥＱをアサートする第３のフリップフロップＦ３
とを有する。
ＧＴ、±５ＥＴ−ＢＲＱＩ−ＢＧＴのオアを取り反転し
たゲート出力を発するオアゲートＲ３と、反転グループ
内グランド信号＊ＢＧＴとオアゲートＲ３のゲート出力
とのアンドをとる第３のアンドゲートＡ３と、グループ
内グランド信号＊ＢＧＴでセットされ、アンドゲートＡ
３の出力でリセットされ、システムバスリクエスト＋Ｂ
ＵＳＲＥＱをアサートする第３のフリップフロップＦ３
とを有する。
ｏ−力７Ｌ／バスグランド発生回路４０２は、システム
バスアービタ３０からのシステムバスブラント＋ＢＵＳ
ＧＲＡＮＴによりグループ内グランド信号の与えら
れたアダプタにローカルバスグランド＋ＢＧＴＩ、＋Ｂ
ＧＴ２をアサートするものであり、システムバスブラン
ト＋ＢＵＳ ＧＲＡＮＴと第１のグループ内グランド
信号＋ＢＲＱＩ−ＢＧＴとのアンドをとり、第１のロー
カルバスグランド十ＢＧＴＩを第１のアダプタヘアサー
トする第４のアンドゲートＡ４と、システムバスブラン
ト十ＢＵＳＧＲＡＮＴと第２のグループ内グランド信号
十ＢＲＱ２−ＢＧＴとのアンドをとり、第２のローカル
バスグランド十ＢＧＴ２を第２のアダプタヘアサートす
る第５のアンドゲートＡ５とを有する。
バスアービタ３０からのシステムバスブラント＋ＢＵＳ
ＧＲＡＮＴによりグループ内グランド信号の与えら
れたアダプタにローカルバスグランド＋ＢＧＴＩ、＋Ｂ
ＧＴ２をアサートするものであり、システムバスブラン
ト＋ＢＵＳ ＧＲＡＮＴと第１のグループ内グランド
信号＋ＢＲＱＩ−ＢＧＴとのアンドをとり、第１のロー
カルバスグランド十ＢＧＴＩを第１のアダプタヘアサー
トする第４のアンドゲートＡ４と、システムバスブラン
ト十ＢＵＳＧＲＡＮＴと第２のグループ内グランド信号
十ＢＲＱ２−ＢＧＴとのアンドをとり、第２のローカル
バスグランド十ＢＧＴ２を第２のアダプタヘアサートす
る第５のアンドゲートＡ５とを有する。
第４図は本発明の一実施例タイムチャート図である。
第１、第２のアダプタがローカルバスリクエストＢＲＱ
Ｉ、ＢＲＱ２をグループハスアービタ４０ （４０ａ〜
４０ｃ）のローカルアービタ４００にアサートする。
Ｉ、ＢＲＱ２をグループハスアービタ４０ （４０ａ〜
４０ｃ）のローカルアービタ４００にアサートする。
ローカルアービタ４００では、第１のアダプタに優先権
が与えられているが、第４図のように第１のアダプタの
リクエストＢＲＱＩが先であると、第１のアンドゲート
Ａ１より第１のセット信号子５ＥＴ−ＢＲＱＩ−ＢＧＴ
をアサートし、第１のフリップフロップＦｌをセットし
、第１のグルブ内グランｌ−＋ＢＲＱ１−ＢＧＴを発行
し、オアゲートＲ１、Ｒ２より、反転グループ内グラン
ド信号＊ＢＧＴ、グループ内グランド信号十ＢＧＴをア
サートする。
が与えられているが、第４図のように第１のアダプタの
リクエストＢＲＱＩが先であると、第１のアンドゲート
Ａ１より第１のセット信号子５ＥＴ−ＢＲＱＩ−ＢＧＴ
をアサートし、第１のフリップフロップＦｌをセットし
、第１のグルブ内グランｌ−＋ＢＲＱ１−ＢＧＴを発行
し、オアゲートＲ１、Ｒ２より、反転グループ内グラン
ド信号＊ＢＧＴ、グループ内グランド信号十ＢＧＴをア
サートする。
これによって、グループ内のアービトレーションが行わ
れ、第２のアダプタのための第２のアンドゲートＡ２は
オフとされる。
れ、第２のアダプタのための第２のアンドゲートＡ２は
オフとされる。
グループ内グランド信号十ＢＧＴは、バスリクエスト発
生回路４０１の第３のフリップフロップＦ３をセントし
、システムバスアービタ３ｏにシステムバスリクエスト
＋ＢＵＳＲＥＱを発行する。
生回路４０１の第３のフリップフロップＦ３をセントし
、システムバスアービタ３ｏにシステムバスリクエスト
＋ＢＵＳＲＥＱを発行する。
システムバスアービタ３０は、このシステムバスリクエ
ストを調停し、使用権を与える場合、システムハスブラ
ント→−ＢＵＳ ＧＲＡＮＴを発行する。
ストを調停し、使用権を与える場合、システムハスブラ
ント→−ＢＵＳ ＧＲＡＮＴを発行する。
これをローカルバスグランド発生回路４０２で受け、こ
の場合グループ内グランド信号のオンのアンドゲートＡ
４からローカルバスグランド＋ＢＧＴＩが第１のアダプ
タへ与えられ、共通バス２０の使用か許可される。
の場合グループ内グランド信号のオンのアンドゲートＡ
４からローカルバスグランド＋ＢＧＴＩが第１のアダプ
タへ与えられ、共通バス２０の使用か許可される。
グループバスアービタ４０では、アダプタからローカル
なバスリクエストＢＲＱＩがネゲートされると、システ
ムバスアービタ３０に対するシステムバスリクエスト十
ＢＵＳＲＥＱをネゲートするが、第４図のようにネゲー
トする前に、他の第２のアダプタからローカルなバスリ
クエストＢＲＱ２がアサートされている場合には、第１
のアダプタのローカルバスリクエストＢＲＱＩのネゲト
によって、第２のアントゲ〜）Ａ２より第２のセット信
号＋５ＥＴ−ＢＲＱＩ−ＢＧＴがアサトされ、バスリク
エスト発生回！４０１のオアゲトＲ３を介し、第３のア
ンドゲートＡ３を閉じ、第３のフリップフロップＦ３が
リセットされるのを防（。
なバスリクエストＢＲＱＩがネゲートされると、システ
ムバスアービタ３０に対するシステムバスリクエスト十
ＢＵＳＲＥＱをネゲートするが、第４図のようにネゲー
トする前に、他の第２のアダプタからローカルなバスリ
クエストＢＲＱ２がアサートされている場合には、第１
のアダプタのローカルバスリクエストＢＲＱＩのネゲト
によって、第２のアントゲ〜）Ａ２より第２のセット信
号＋５ＥＴ−ＢＲＱＩ−ＢＧＴがアサトされ、バスリク
エスト発生回！４０１のオアゲトＲ３を介し、第３のア
ンドゲートＡ３を閉じ、第３のフリップフロップＦ３が
リセットされるのを防（。
このため、システムへのバスリクエスト＋ＢｔＪＳＲＥ
Ｑはネゲートされず、第２のアダプタへのローカルなパ
スグランド十ＢＧＴが第５のアンドゲートＡ５よりアサ
ートされる。
Ｑはネゲートされず、第２のアダプタへのローカルなパ
スグランド十ＢＧＴが第５のアンドゲートＡ５よりアサ
ートされる。
このように、グループ内のアダプタのバスマスタ動作が
連続するような場合には、バスを解放せずに、続けて次
のアダプタのバスマスタ動作を行うようにして、バスア
ービトレーションの回数を減らし、バスアクセスのスピ
ードアップを図ることができる。
連続するような場合には、バスを解放せずに、続けて次
のアダプタのバスマスタ動作を行うようにして、バスア
ービトレーションの回数を減らし、バスアクセスのスピ
ードアップを図ることができる。
また、アダプタがローカルなバスリクエストＢＲＱＩ、
ＢＲＱ２と、バスグランド＋ＢＧＴＩ、＋ＢＧＴ２を持
ち、グループバスアービタ４０にグループ内のアービト
レーションを行わせ、その結果システムバスアービタ３
０にシステムバスリクエストを発行し、システムバスブ
ラントを得るようにしているので、アービトレーション
を階層化でき、システム全体の配線を簡素化するととも
に、システムバスアービタの小型化を図り、更にアダプ
タの増設に対しては、グループバスアービタ４０までの
構成を変更すればよく、システム全体を変更しなくて済
む。
ＢＲＱ２と、バスグランド＋ＢＧＴＩ、＋ＢＧＴ２を持
ち、グループバスアービタ４０にグループ内のアービト
レーションを行わせ、その結果システムバスアービタ３
０にシステムバスリクエストを発行し、システムバスブ
ラントを得るようにしているので、アービトレーション
を階層化でき、システム全体の配線を簡素化するととも
に、システムバスアービタの小型化を図り、更にアダプ
タの増設に対しては、グループバスアービタ４０までの
構成を変更すればよく、システム全体を変更しなくて済
む。
０））他の実施例の説明
上述の実施例の他に、本発明は次のような変形が可能で
ある。
ある。
■ グループバスアービタの優先順位を一のアダプタに
固定しているが、例えば使先順位回路を設け、グループ
内のアダプタに順次優先順位を変更して割当ててもよい
。
固定しているが、例えば使先順位回路を設け、グループ
内のアダプタに順次優先順位を変更して割当ててもよい
。
■ システムバスアービタに対し、第２図のＣＰＬＩＩ
Ｏのようにグループバスアービタを介さないアダプタを
混在させてもよく、第１図のように、全てのアダプタを
グループバスアービタを介して接続してもよい。
Ｏのようにグループバスアービタを介さないアダプタを
混在させてもよく、第１図のように、全てのアダプタを
グループバスアービタを介して接続してもよい。
■ システムバスアービタに対しては、少なくとも１つ
のグループバスアービタが接続されていればよく、他は
アダプタ又は他のグループバスアビタであればよい。
のグループバスアービタが接続されていればよく、他は
アダプタ又は他のグループバスアビタであればよい。
■ グループバスアービタのグループ内アダプタ数は２
個に限らず、複数であればよい。
個に限らず、複数であればよい。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
以上説明した樺に、本発明によれば、次の効果を奏する
。
。
■ バスマスタ装置をグループ分けし、グルブ毎にグル
ープバスアービタでローカルなアービトレーションを行
った後に、システムバスアービタでシステムのアービト
レーションを行うようにしているので、アービトレーシ
ョンのためのインタフェース信号線が短くて済み、信号
線を削減できる。
ープバスアービタでローカルなアービトレーションを行
った後に、システムバスアービタでシステムのアービト
レーションを行うようにしているので、アービトレーシ
ョンのためのインタフェース信号線が短くて済み、信号
線を削減できる。
■ 全てのバスマスタ装置がグループバスアービタを介
しシステムバスアービタにリクエストを発するようにし
ているので、システムバスアービ夕の負荷が減少し、シ
ステムバスアービタの規模を大幅に縮少でき、グループ
バスアービタを設けても、全体のアービタの規模を小型
化できる。
しシステムバスアービタにリクエストを発するようにし
ているので、システムバスアービ夕の負荷が減少し、シ
ステムバスアービタの規模を大幅に縮少でき、グループ
バスアービタを設けても、全体のアービタの規模を小型
化できる。
■ バスマスタ装置の増設削除がグループバスアービタ
のみに影響し、システムバスアービタに影響しないので
、これによる変更の手間が減少する。
のみに影響し、システムバスアービタに影響しないので
、これによる変更の手間が減少する。
■ 請求項（２）では、グループ内のバスマスタ装置の
バスマスタ動作が連続する場合に、バスを解放しないの
で、バズアービトレーションの回数を減少し、バスアク
セス速度を向上できる。
バスマスタ動作が連続する場合に、バスを解放しないの
で、バズアービトレーションの回数を減少し、バスアク
セス速度を向上できる。
２０−共通ハス、
３０−システムバスアービタ、
４０−グループバスアービタ。
Claims (2)
- （１）共通バス（２０）に接続され、バスマスタ動作を
行う複数のバスマスタ装置（１０〜１５）と、 該複数のバスマスタ装置（１０〜１５）で構成されるグ
ループのローカルなバス使用権調停を行うグループバス
アービタ（４０）と、 該グループバスアービタ（４０）と他のグループバスア
ービタ又はバスマスタ装置のリクエストに応じてシステ
ムのバス使用権調停を行うシステムバスアービタ（３０
）とを有することを 特徴とするバス使用権調停方式。 - （２）前記グループバスアービタ（４０）は、グループ
内の一のバスマスタ装置がシステムのバス使用権獲得中
に他のバスマスタ装置のリクエストがあったことに応じ
て、前記システムバスアービタ（３０）へのリクエスト
をアサートし続けることを 特徴とする請求項（１）記載のバス使用権調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21944290A JPH04102155A (ja) | 1990-08-21 | 1990-08-21 | バス使用権調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21944290A JPH04102155A (ja) | 1990-08-21 | 1990-08-21 | バス使用権調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04102155A true JPH04102155A (ja) | 1992-04-03 |
Family
ID=16735478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21944290A Pending JPH04102155A (ja) | 1990-08-21 | 1990-08-21 | バス使用権調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04102155A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523895A (ja) * | 2003-04-18 | 2006-10-19 | ソニックス・インコーポレーテッド | 機能ブロックの間の調停のさまざまな方法と装置 |
| JP2008046997A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置 |
-
1990
- 1990-08-21 JP JP21944290A patent/JPH04102155A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523895A (ja) * | 2003-04-18 | 2006-10-19 | ソニックス・インコーポレーテッド | 機能ブロックの間の調停のさまざまな方法と装置 |
| JP4852413B2 (ja) * | 2003-04-18 | 2012-01-11 | ソニックス・インコーポレーテッド | 機能ブロックの間の調停のさまざまな方法と装置 |
| JP2008046997A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7384534B2 (ja) | 並列処理装置、コンピュータ可読記憶装置および方法 | |
| CN110109847B (zh) | Apb总线多个主设备的仲裁方法、系统及存储介质 | |
| US5471590A (en) | Bus master arbitration circuitry having improved prioritization | |
| EP0450233B1 (en) | Bus access for digital computer system | |
| US5596729A (en) | First arbiter coupled to a first bus receiving requests from devices coupled to a second bus and controlled by a second arbiter on said second bus | |
| JP5787629B2 (ja) | マシンビジョン用マルチプロセッサシステムオンチップ | |
| JP2625589B2 (ja) | マルチプロセッサ・システム | |
| US5797020A (en) | Bus master arbitration circuitry having improved prioritization | |
| JP2012038293A5 (ja) | ||
| US20080022030A1 (en) | Data processing system | |
| JPS63244158A (ja) | コンピュータ・システム | |
| WO1996000940A1 (en) | Pci to isa interrupt protocol converter and selection mechanism | |
| US5625824A (en) | Circuit for selectively preventing a microprocessor from posting write cycles | |
| US6944686B2 (en) | Data transfer control circuit with terminal sharing | |
| US7739433B2 (en) | Sharing bandwidth of a single port SRAM between at least one DMA peripheral and a CPU operating with a quadrature clock | |
| JP2000047994A (ja) | 情報処理装置 | |
| WO2009009133A2 (en) | Dual bus system and method | |
| Jalle et al. | AHRB: A high-performance time-composable AMBA AHB bus | |
| Aljumah et al. | Amba based advanced dma controller for soc | |
| Noami et al. | High priority arbitration for less burst data transactions for improved average waiting time of Multi-Processor Cores | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| JPH04141757A (ja) | バス制御方式 | |
| Shanthi et al. | Performance analysis of on-chip communication architecture in MPSoC | |
| JPS62154045A (ja) | バス調停方式 | |
| JPH0954748A (ja) | コンピュータシステムおよびこのシステムに設けられるｄｍａコントローラ |