JPH0410412A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0410412A JPH0410412A JP11109390A JP11109390A JPH0410412A JP H0410412 A JPH0410412 A JP H0410412A JP 11109390 A JP11109390 A JP 11109390A JP 11109390 A JP11109390 A JP 11109390A JP H0410412 A JPH0410412 A JP H0410412A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- contact hole
- layer
- silicon layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 abstract description 2
- 235000019404 dichlorodifluoromethane Nutrition 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体の製造に関し、特に、２つ゛の異゛
なる第１と第２の導電体層を分離する絶縁体層に開口さ
れるコンタクトホール・デバイスに関する。
なる第１と第２の導電体層を分離する絶縁体層に開口さ
れるコンタクトホール・デバイスに関する。
コンタクトホールは、第１と第２の導電体層間の電気的
接続を行う第３の導電体で埋込まれている。コンタクト
ホール埋込みに関する従来の処理技術によれば、アルミ
ニウムまたはアルミニウム合金をコンタクトホールヘス
バッタ堆積し、またはタングステンをコンタクトホール
へ選択気相成長（ＣＶＤ）Ｌ、でいる。
接続を行う第３の導電体で埋込まれている。コンタクト
ホール埋込みに関する従来の処理技術によれば、アルミ
ニウムまたはアルミニウム合金をコンタクトホールヘス
バッタ堆積し、またはタングステンをコンタクトホール
へ選択気相成長（ＣＶＤ）Ｌ、でいる。
１／２ミクロン以下のコンタクトホールに対する従来の
アルミニウム・スパッタ法は、高接触抵抗の原因となる
低いコンタクトホール・カバレージ（ｃｏｖｅｒａｇｅ
）を与える。また、コンタクト・ジャンクション（ｃｏ
ｎｔａｃｔ ｊｕｎｃｔｉｏｎ）にアルミニウムスパイ
ク（ｓｐｉｋｅ）が侵入するのを防止するために、金属
シリサイドまたは金属リドニド（例えば、ＷＳｉまたは
ＴｉＮ）の障壁層が、サブストレートとアルミニウム層
との間に必要となる。
アルミニウム・スパッタ法は、高接触抵抗の原因となる
低いコンタクトホール・カバレージ（ｃｏｖｅｒａｇｅ
）を与える。また、コンタクト・ジャンクション（ｃｏ
ｎｔａｃｔ ｊｕｎｃｔｉｏｎ）にアルミニウムスパイ
ク（ｓｐｉｋｅ）が侵入するのを防止するために、金属
シリサイドまたは金属リドニド（例えば、ＷＳｉまたは
ＴｉＮ）の障壁層が、サブストレートとアルミニウム層
との間に必要となる。
一方、タングステンの選択気相成長は、高いコンタクト
ホール・カバレージを与えるが、コンタクト・ジャンク
ションでのシリコンの侵入を生じ、接触抵抗およびジャ
ンクション・リーク電流を増加させる。
ホール・カバレージを与えるが、コンタクト・ジャンク
ションでのシリコンの侵入を生じ、接触抵抗およびジャ
ンクション・リーク電流を増加させる。
また、高いアスペクト比を有する１／２ミクロン以下の
コンタクトホールは、従来のスバ・フタ法または選択気
相成長法を用いては埋込むことができない。
コンタクトホールは、従来のスバ・フタ法または選択気
相成長法を用いては埋込むことができない。
本発明の目的は、１／２ミクロン以下のコンタクトホー
ルの埋込みを可能とする半導体装置およびその製造方法
を提供することにある。
ルの埋込みを可能とする半導体装置およびその製造方法
を提供することにある。
本発明の半導体装置は、
半導体サブストレートと、
この半導体サブストレートの表面上の絶縁体層と、
この絶縁体層に開口され、多結晶シリコンで埋込まれた
コンタクトホールとを有している。
コンタクトホールとを有している。
本発明の半導体の製造方法は、
絶縁体層にコンタクトホールを開口する工程と、コンタ
クトホールに第１のアンドープト多結晶シリコン層をデ
ポジットする工程と、 第１のアンドープト多結晶シリコン層への第１の不純物
拡散工程と、 コンタクトホールに第２のアンドープト多結晶シリコン
層をデポジットする工程と、 第２のアンドープト多結晶シリコン層への第２の不純物
拡散工程と、 アニール工程と、 絶縁体層の表面から多結晶シリコンをエッチバックする
工程とを含んでいる。
クトホールに第１のアンドープト多結晶シリコン層をデ
ポジットする工程と、 第１のアンドープト多結晶シリコン層への第１の不純物
拡散工程と、 コンタクトホールに第２のアンドープト多結晶シリコン
層をデポジットする工程と、 第２のアンドープト多結晶シリコン層への第２の不純物
拡散工程と、 アニール工程と、 絶縁体層の表面から多結晶シリコンをエッチバックする
工程とを含んでいる。
本発明によれば、第１および第２のアンドープト多結晶
シリコン層を、減圧気相成長法を用いて、約５１０°Ｃ
のデポジション温度でデポジットするのが好適である。
シリコン層を、減圧気相成長法を用いて、約５１０°Ｃ
のデポジション温度でデポジットするのが好適である。
コンタクトホール内部にデポジットされる第１のアンド
ープト多結晶シリコン層は、コンタクトホールの幅の１
／２以下の厚さであり、これにより、第１の不純物拡散
からの不純物がコンタク１ホール底部のアンドープト多
結晶シリコンに入り込み拡散す２開口部を残している。
ープト多結晶シリコン層は、コンタクトホールの幅の１
／２以下の厚さであり、これにより、第１の不純物拡散
からの不純物がコンタク１ホール底部のアンドープト多
結晶シリコンに入り込み拡散す２開口部を残している。
次に、第２のアンドープト多結晶シリコン層が、コンタ
クトホールを埋込むためにデポジットされる。第２の不
純物拡散は、多結晶シリコン層のシート抵抗をさらに減
少するために、第２のアンドープト多結晶層にドープさ
れる。しかしながら、これらの不純物は、コンタクトホ
ール底部に拡散しない。
クトホールを埋込むためにデポジットされる。第２の不
純物拡散は、多結晶シリコン層のシート抵抗をさらに減
少するために、第２のアンドープト多結晶層にドープさ
れる。しかしながら、これらの不純物は、コンタクトホ
ール底部に拡散しない。
アニーリングは、コンタクトホール底部にあるドープさ
れた第１の多結晶シリコン層に集中している不純物を、
コンタクトホール底部付近の第２のアンドープト多結晶
Ｓｉ層に逆拡散（ｂａｃｋ−ｄｉｆｆｕｓｅ）させ、ド
ープト多結晶シリコンによるコンタクトホールの埋込み
を形成する。
れた第１の多結晶シリコン層に集中している不純物を、
コンタクトホール底部付近の第２のアンドープト多結晶
Ｓｉ層に逆拡散（ｂａｃｋ−ｄｉｆｆｕｓｅ）させ、ド
ープト多結晶シリコンによるコンタクトホールの埋込み
を形成する。
５１０ ℃でデポジットされた多結晶シリコンは、従来
の６００°Ｃの温度でデポジットされた多結晶シリコン
に比較して、不純物の拡散の後、さらに滑らかな表面構
造およびさらに低いシート抵抗を有する。
の６００°Ｃの温度でデポジットされた多結晶シリコン
に比較して、不純物の拡散の後、さらに滑らかな表面構
造およびさらに低いシート抵抗を有する。
第１図は、本発明の一実施例である半導体装置の製造方
法を説明するための各工程での装置断面図である。
法を説明するための各工程での装置断面図である。
第１図を参照しながら、半導体装置の構造とその製造方
法を説明する。
法を説明する。
まず第１図（ａ）に示すように、半導体サブストレート
１を覆っているＳｉＯ□層２に、反応性イオンエツチン
グによりコンタクトホール３を形成する。
１を覆っているＳｉＯ□層２に、反応性イオンエツチン
グによりコンタクトホール３を形成する。
次に第１図の）に示すように、第１の多結晶シリコン層
４を、コンタクトホール３の幅の約１／２の厚さに、５
１０“Ｃのデポジション温度でデポジットする。
４を、コンタクトホール３の幅の約１／２の厚さに、５
１０“Ｃのデポジション温度でデポジットする。
次に第１図（Ｃ）に示すように、リンを３０分間、８５
０°Ｃの温度で第１の多結晶シリコン層４に拡散するか
（ｎ形多結晶シリコン）、またはホウ素を３０分間、８
７５°Ｃの温度で第１の多結晶シリコンＮ４に拡散する
（Ｐ形多結晶シリコン）。
０°Ｃの温度で第１の多結晶シリコン層４に拡散するか
（ｎ形多結晶シリコン）、またはホウ素を３０分間、８
７５°Ｃの温度で第１の多結晶シリコンＮ４に拡散する
（Ｐ形多結晶シリコン）。
次に第１図（ｄ）に示すように、第２の多結晶シリコン
層５を、コンタクトホールを完全に埋込むために、５１
０°Ｃのデポジション温度でデポジットする。
層５を、コンタクトホールを完全に埋込むために、５１
０°Ｃのデポジション温度でデポジットする。
次に第１図（ｅ）に示すように、リンを３０分間、８５
０°Ｃの温度で第２の多結晶シリコン層５に拡散するか
（ｎ形多結晶シリコン）、またはホウ素を３０分間、
８７５°Ｃの温度で第２の多結晶シリコン層５に拡散す
る（ｐ最多結晶シリコン）。
０°Ｃの温度で第２の多結晶シリコン層５に拡散するか
（ｎ形多結晶シリコン）、またはホウ素を３０分間、
８７５°Ｃの温度で第２の多結晶シリコン層５に拡散す
る（ｐ最多結晶シリコン）。
次に第１図（ｆ）に示すように、半導体装置を、５分間
、９００°Ｃの温度でアニールする。
、９００°Ｃの温度でアニールする。
最後に第１図（ロ）に示すように、第１および第２の多
結晶シリコン層４，５を、ＣＣｌ２Ｆ２ガスとＮ２ガス
とで反応性イオンエツチング（ＲＩＥ）を用いで、絶縁
体表面からエッチハック（ｅｔｃｈｅｄｂａｃｋ）する
。
結晶シリコン層４，５を、ＣＣｌ２Ｆ２ガスとＮ２ガス
とで反応性イオンエツチング（ＲＩＥ）を用いで、絶縁
体表面からエッチハック（ｅｔｃｈｅｄｂａｃｋ）する
。
本発明によれば、０．１５ミクロン以上の幅と１ミクロ
ンの深さとを有するコンタクトホールを、埋込むことが
でき、〜１００オームの接触抵抗を生じた。
ンの深さとを有するコンタクトホールを、埋込むことが
でき、〜１００オームの接触抵抗を生じた。
このように本発明による半導体装置と製造方法によれば
、従来の技術を用いると埋込みが困難であった１／２ミ
クロン以下のコンタクトホールの埋込みを可能とする。
、従来の技術を用いると埋込みが困難であった１／２ミ
クロン以下のコンタクトホールの埋込みを可能とする。
第１図は半導体装置とその製造方法の一実施例を示す図
である。 １・・・・・半導体サブストレート ２・・・・・５ｉｎ２層 ３・・・・・コンタクトホール ４・・・・・第１の多結晶シリコン層 ５・・・・・第２の多結晶シリコン層
である。 １・・・・・半導体サブストレート ２・・・・・５ｉｎ２層 ３・・・・・コンタクトホール ４・・・・・第１の多結晶シリコン層 ５・・・・・第２の多結晶シリコン層
Claims (3)
- （１）半導体サブストレートと、 この半導体サブストレートの表面上の絶縁体層と、 この絶縁体層に開口され、多結晶シリコンで埋込まれた
コンタクトホールとを有する半導体装置。 - （２）絶縁体層にコンタクトホールを開口する工程と、 コンタクトホールに第１のアンドープト多結晶シリコン
層をデポジットする工程と、 第１のアンドープト多結晶シリコン層への第１の不純物
拡散工程と、 コンタクトホールに第２のアンドープト多結晶シリコン
層をデポジットする工程と、 第２のアンドープト多結晶シリコン層への第２の不純物
拡散工程と、 アニール工程と、 絶縁体層の表面から多結晶シリコンをエッチバックする
工程とを含む半導体装置の製造方法。 - （３）請求項２記載の半導体の製造方法において、第１
および第２のアンドープト多結晶シリコン層を、減圧気
相成長法を用いて、約５１０℃のデポジション温度でデ
ポジットする半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109390A JPH0410412A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109390A JPH0410412A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410412A true JPH0410412A (ja) | 1992-01-14 |
Family
ID=14552206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11109390A Pending JPH0410412A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410412A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001642A (ko) * | 2001-06-25 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
| US20110298044A1 (en) * | 2007-12-04 | 2011-12-08 | Ryotaro Yagi | Semiconductor device and method of manufacturing semiconductor device |
| KR20130133672A (ko) * | 2012-05-29 | 2013-12-09 | 도쿄엘렉트론가부시키가이샤 | 실리콘막의 형성 방법 및 그의 형성 장치 |
-
1990
- 1990-04-26 JP JP11109390A patent/JPH0410412A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001642A (ko) * | 2001-06-25 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
| US20110298044A1 (en) * | 2007-12-04 | 2011-12-08 | Ryotaro Yagi | Semiconductor device and method of manufacturing semiconductor device |
| US8237221B2 (en) * | 2007-12-04 | 2012-08-07 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| KR20130133672A (ko) * | 2012-05-29 | 2013-12-09 | 도쿄엘렉트론가부시키가이샤 | 실리콘막의 형성 방법 및 그의 형성 장치 |
| US9318328B2 (en) * | 2012-05-29 | 2016-04-19 | Tokyo Electron Limited | Method and apparatus for forming silicon film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278099A (en) | Method for manufacturing a semiconductor device having wiring electrodes | |
| US5723362A (en) | Method of forming interconnection | |
| JP2692590B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11150087A (ja) | 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス | |
| US20020043722A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH04280456A (ja) | 半導体装置及びその製造方法 | |
| CN1056468C (zh) | 用于在半导体器件的诸金属布线之间形成绝缘薄膜的方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| EP0209654B1 (en) | Semiconductor device having wiring electrodes | |
| JPH0410412A (ja) | 半導体装置およびその製造方法 | |
| JPH0562456B2 (ja) | ||
| US10134629B1 (en) | Method for manufacturing a semiconductor structure | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JPS6344725A (ja) | 半導体装置の製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| US5324984A (en) | Semiconductor device with improved electrode structure | |
| EP0225224A2 (en) | After oxide metal alloy process | |
| JPH01298717A (ja) | 半導体装置の製造方法 | |
| JP3246035B2 (ja) | 金属膜の形成方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3364991B2 (ja) | 半導体装置の製造方法 | |
| JP2789930B2 (ja) | 半導体装置の製造方法 |