JPH0410467A

JPH0410467A - 半導体素子及びその形成方法

Info

Publication number: JPH0410467A
Application number: JP2111003A
Authority: JP
Inventors: Hirotaka Kurokawa; 黒川　博孝
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-04-26
Filing date: 1990-04-26
Publication date: 1992-01-14
Anticipated expiration: 2014-12-27
Also published as: JP2995254B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明は、スタック形式のメモリセル構造を有するＤ
ＲＡＭやＳＲＡＭなどのコンデンサを形成するメモリセ
ルパターンおよびその形成方法に関するものである。

〈従来の技術〉ＤＲＡＭのスタック形式のメモリセルパターンを第５図
に示すレイアウトパターン図により説明する。

図に示すように、ＤＲＡＭのスタック形式のメモリセル
パターンは、半導体基板５０１に形成した下地層５０２
と下地層５０２上に設けたコンデンサ５０３とにより成
る。

前記下地層５０２は、半導体基板５０Ｉ上に設けた複数
の素子領域５０５と各素子領域５０５に対して２本ずつ
をほぼ直交させて設けたワード線５０６とにより構成さ
れる。

前記コンデンサ５０３は、メモリ電荷を蓄えるものて、
前記素子領域５０５上でその両側上に設けた蓄積電極５
１１と、少なくとも各蓄積電極５１１上を覆うように設
けた絶縁膜（図示せず）と、絶縁膜上に形成したプレー
ト電極（図示せず）とにより構成される。

また、前記素子領域５０５上には、この素子領域５０５
をまたぐ２本のワード線５０６の間にビットコンタクト
形成領域５０４か設けられる。さらに、前記素子領域５
０５の両側上には、前記蓄積電極５１１に接続されるセ
ルコンタクト５０７かＢＱけられる。

次に、前記メモリセルパターンのコンデンサ５０３の形
成方法を説明する。

コンデンサ５０３を形成するには、まず下地層５０２上
の全面にＭ積電極材料を形成する。次に、ホトリソグラ
フィー技術とエツチング技術とによってＭ積電極材料を
エツチングする。そして、蓄積電極５１１を形成する。

その後に、蓄積電極５１１を含む下地層５０２上に絶縁
膜材料を形成する。さらに絶縁膜材料上にプレート電極
材料を形成する。次に、ホトリソグラフィー技術とエツ
チング技術とによってプレート電極材料と絶縁膜材料と
をエツチング除去する。

そして、蓄積電極５１１上に絶縁膜とプレート電極とを
形成する。

上記したメモリセルパターンては、集積度を高めるため
に、蓄積電極５１１をてきる限り接近させて形成する。

また、ソフトエラーを防止するために、またはビット線
からの信号に対応したセンスアンプ回路の動作感度を向
上させるために、蓄積電極５１１の面積をてきる限り大
きく形成する。

〈発明か解決しようとする課題〉しかしながら、従来のメモリセルパターンでは、絶縁膜
およびプレート電極が、ビットコンタクト形成領域に対
するマスク合わせ余裕を考慮して設計される。また蓄積
電極もビットコンタクト形成領域に対するマスク合わせ
余裕を考慮して設計される。さらに蓄積電極は、この蓄
積電極に絶縁膜を合わせるためのマスク合わせ余裕も考
慮して設計される。そのために、蓄積電極の面積が、蓄
積電極に絶縁膜を合わせるためのマスク合わせ余裕分だ
け小さくなる。

また、四桔度を高めるために、蓄積電極を互いに接近さ
せて形成した場合には、蓄積電極を形成するためのレジ
ストパターン形成時に、ワード線が接近している部分の
段差底部（前述した第５図中の斜線部）にレジスト残り
を発生する。この状態でエツチングを行うと、隣接する
蓄積電極どうしが短絡する。この短絡を解消するには、
レジストパターン形成時にオーバ露光を行う。または、
エツチング時にオーバエツチングを行う。

この場合には、第６図に示すように、ホトマスクパター
ン５１２の大きさに対して、形成される蓄積電極５１１
の大きさか小さくなる。

上記したように、従来のメモリセルパターンては、蓄積
電極の面積か小さくなるのて、蓄積電極上の絶縁膜に蓄
えられるメモリ電荷か少なくなり、ソフトエラーか発生
する。そのために、信頼性が大幅に低下する。

この発明は、上記した課題を解決するために成されたも
のて、信頼性に優れたメモリセルパターンとその形成方
法を提供することを目的とする。

〈課題を解決するための手段〉この発明は、上記目的を達成するために成されたもので
、スタック形式のメモリセル構造を有する半導体素子の
メモリセルパターンにおいて、メモリセルパターンて形
成されるコンデンサは、下地層上に島状パターンて形成
した蓄積電極と、この蓄積電極上に形成した絶縁膜と、
この絶縁膜上に形成したプレート電極とにより構成され
、ビットコンタクト形成領域に面するところの、蓄積電
極の側面、絶縁膜の側面およびプレート電極の側面のそ
れぞれは、連続した面を形成する状態に配置されたもの
である。

また、下地層上の全面に蓄積電極材料を形成し、さらに
所定のエツチングマスクパターンを形成してから蓄積電
極材料をエツチング除去して、蓄積電極な二連結した状
態の蓄積電極材料パターンを形成する工程と、蓄積電極
材料パターン上に絶縁膜材料を形成して、さらに絶縁膜
材料上にプレート電極材料を形成し、続いてプレート電
極材料側の全面にエツチングマスクを形成して、蓄積電
極材料パターンの中央部でエツチングマスクに蓄積電極
材料パターンの幅よりも大きい窓パターンを形成し、そ
の後に、エツチングによって蓄積電極材料パターンを分
離する工程とにより成る方法である。

〈作用〉上記構成のメモリセルパターンおよびその形成方法ては
、窓パターンを設けた一層のエツチングマスクを用いて
、プレート電極材料、絶縁膜材料および蓄積電極材料パ
ターンをエツチングしたことにより、ビットコンタクト
形成領域に面するところの、蓄積電極の側面、絶縁膜の
側面およびプレート電極の側面のそれぞれは、連続した
面を形成する状態に配置される。そのために、蓄積電極
の設計寸法には、Ｍ積電様に絶縁膜を合わせるためのマ
スク合わせ余裕を考慮する必要かない。

また、ワード線の間隔が大きいビットコンタクト形成領
域て蓄積電極材料パターンを分離して蓄積電極を形成し
た場合には、窓パターン形成時に、ワード線による段差
の影響を受けないので、オーバ露光量やオーバエツチン
グ量が低減される。

よって、蓄積電極の面積が十分な大きさに確保される。

〈実施例〉この発明の実施例の構造を第１図（ａ）に示す平面図と
第１図（ｂ）に示すＡ−Ａ線断面図により説明する。

図に示すように、メモリセルパターン１００は、半導体
基板（図示せず）上に設けた下地層１０２とコンデンサ
１０３とにより成る。

前記下地層１０２上には、ビットコンタクト形成領域１
０４が設けられる。

前記コンデンサ１０３は、前記下地層１０２上に形成し
た蓄積電極１１１と、少なくとも蓄積電極１１１上に形
成した絶縁膜１１２と、絶縁膜１１２上に形成したプレ
ート電極１】３とにより構成される。

さらに、前記ビットコンタクト形成領域１０４に面する
ところの、前記蓄積電極１１１の側面１１１ａ。

前記絶縁Ｗ２１１２の側面１１２ａおよび前記プレート
電極１１３の側面１１３ａのそれぞれは、連続した面を
形成する状態に配ｌされる。しかも、前記各側面１１１
ａ、＋１２ａ、１１：ｌａのそれぞれは、下地層１０２
に対してほぼ垂直に形成される。

また、前記蓄積電極１１１は、多結晶シリコン膜て、は
ぼ長方形の島状パターンに形成される。前記絶縁膜１１
２は、酸化ケイ素や窒化ケイ素などの比誘電率が高い材
料て形成される。前記プレート電極１】３は、多結晶シ
リコン膜で形成される。

次に、上記コンデンサ１０３の形成方法を第２図■乃至
■により説明する。

第２図■に示すように、下地層（図示せず）上の全面に
蓄積電極材料１２１を形成する。さらに、蓄積電極材料
１２１上に、ホトリソグラフィー技術によって、エツチ
ングマスクパターン１２４を形成する。このエツチング
マスクパターン１２４は、後述する蓄積電極な長手方向
に二連結した形状な有するもので、レジストで形成され
る。

続いて、エツチング技術によって、露出している蓄積電
極材料１２１をエツチング除去する。さらにエツチング
マスクパターン１２４を除去する。そして、第２図■に
示す蓄積電極材料パターン１２５を得る。

次に、第１図■に示すように、蓄積電極材料パターン１
２５側の全面に、絶縁膜材料（図示せず）を形成する。

さらに絶縁膜材料上にプレート電極材料１２３（図中の
Ｘ中領域）を形成する。続いて、プレート電極材料１２
３上にレジストで形成したエツチングマスク１２６（図
中の斜線領域）をＪシける。このエツチングマスク１２
６には、ホトリソクラフィー技術によって、窓パターン
１２７が設けられる。窓パターン１２７は、蓄積電極材
料パターン１２５の中央部で、蓄積電極材料パターン１
２５の幅よりも大きく形成される。

続いて、エツチング技術によって、窓パターン１２７よ
り露出しているプレート電極材料１２３をエツチング除
去する。さらに、エツチングによって露出する絶縁膜材
料と蓄積電極材料パターン１２５とをエツチング除去す
る。その後に工・ンチンクマスク１２６を除去する。そ
して、第２図■に示すように、蓄積電極１１１　と、プ
レート電極１１３と、プレート電極１１３と同形状の絶
縁膜（図示せず）とを得る。

しかも、前述した第１図（ｂ）に示すように、各側面（
ｌ　Ｉ　ｌａ）　、　（１１２ａ）　、　（１１：ｌａ
）のそれぞれは、連続した面を形成する状態に配こされ
る。

上記形成方法ては、窓パターン１２７の形状かほぼ正方
形状であったか、第３図（Ａ）に示すように、窓パター
ン１２７を六角形状に形成しても良く、また第３図（Ｂ
）に示すように、窓パターン１２７を、第２図で示した
正方形状を９０°回転させた形状に形成しても良い。

これらの場合には、前記蓄積電極Ｉｌｌの面積をさらに
大きく形成てきる。

よって、蓄積電極１１１より絶縁膜に蓄えることかでき
るメモリ電荷量か増加する。

次に、上記形成方法を用いて、スタック形式のメモリセ
ル構造を有する半導体素子のメモリセルパターンの形成
方法を第４図（１）乃至（１ｑ）に示すレイアウトパタ
ーン図により説明する。

第４図（ｉ）に示すように、半導体基板（図示せず）上
には、前述した従来の技術と同様に、複数の素子領域１
０５とワード線１０６とにより形成される下地層１０２
が設けられている。さらに、各素子領域１０５上のワー
ド線１０６の間隔が広い部分には、ビットコンタクト形
成領域が設けられる。また、素子領域１０５の両側には
、セルコンタクト１０７が設けられる。

まず、前記下地層１０２上の全面に、蓄積電極材料１２
１を形成する。そして、前記第２図■て説明したのと同
様に、エツチングマスクパターン１２４（図中の斜線領
域）を形成する。このエツチングマスクパターン１２４
は、前記素子領域１０５上を覆うようにして形成される
。

続いて、露出している蓄積電極材料１２１をエツチング
除去する。さらにエツチングマスクパターン１２４を除
去する。そして第４図（−）に示す蓄積電極材料パター
ン１２５を得る。

次に、前記第２図■で説明したと同様にして、第４図（
川）に示すように、蓄積電極材料パターン１２５側の全
面に、絶縁膜材料（図示せず）とプレート電極材料１２
３（図中の×中領域）とエツチングマスク１２６（図中
の斜線領域）とを順に形成する。そして、ビットコンタ
クト形成領域１０４を含む蓄積電極材料パターン１２５
の中央部のエツチングマスク１２６に、窓パターン１２
７を設ける。この窓パターン１２７は、蓄積電極材料パ
ターン１２５の幅よりも大きく形成される。

このように窓パターン１２７を、ワード線１０６の間隔
か広い部分に形成したことにより、窓パターン１２７を
形成する時には、ワード線１０６による段差の影響を受
けない。そのために、窓パターン１２７内にはパターン
残りか発生しない。

続いて、窓パターン１２７より露出しているフレート電
極材料１２３をエツチング除去する。さらに、窓パター
ン１２７を用いて、絶縁膜材料（図示せず）と蓄積電極
材料パターン１２５とをエッチンり除去する。その後に
、エツチングマスク１２６を除去する。そして、第４図
（ｉｖ）に示すように、蓄積電極１１１と、プレート電
極１１３と、プレート電極１１３と同形状の絶縁膜（図
示せず）とを得る。

よって、ビットコンタクト形成領域１０４に面するとこ
ろの蓄積電極１１１の側面、絶縁膜の側面およびプレー
ト電極１１３の側面のそれぞれは、同一平面を形成する
状態に配置される。

〈発明の効果〉以上、説明したようにこの発明によれば、ビットコンタ
クト形成領域に面するところの、蓄積電極の側面、絶縁
膜の側面およびプレート電極の側面のそれぞれは、連続
した同一面を形成する状態に配置されるのて、蓄積電極
の設計寸法には、蓄積電極に絶縁膜を合わせるためのマ
スク合わせ余裕を考慮する必要がない。そのために、蓄
積電極の面積を大きく設計できる。

また、ワード線の間隔が大きいビットコンタクト形成領
域て、蓄積電極材料パターンを分離して蓄積電極を形成
したので、窓パターン形成時にパターン残りを生じない
。そのために、オーバ露光量またはオーバエッチンク量
が大幅に低減されるのて、蓄積電極の縮小か低減される
。

よって、蓄積電極の面精か十分な大きさに確保できるの
て、絶縁膜にメモリ電荷を十分に蓄えることかできる。

そのためにソフトエラーの発生か防止でき、信頼性の著
しい向上が図れる。

【図面の簡単な説明】

第１図（ａ）は、実施例の平面図、第１図（ｂ）は、第１図中Ａ−Ａ線縦断面図、第２図■乃至■は、実施例の形成方法の説明図、第３図（Ａ）および（Ｂ）は、窓パターンの説明図、第４図（１）乃至にＶ）は、実施例の形成方法のレイア
ウトパターン図、第５図は、従来例のレイアウトパターン図、第６図は、
課題の説明図である。１００・・・メモリセルパターン、１０２・・・下地層
。１０３・・・コンデンサ。１０４・・・ビットコンタクト形成領域。１１１・・・蓄積電極。１１ａ・・・（蓄積電極の）側面。１２・・・絶縁膜、　　１１２ａ・・・（絶縁膜の）側
面。１１３・・・プレート電極。１３ａ・・・（プレート電極の）側面。１２１・・・蓄積電極材料。１２３・・・プレート電極材料。１２４・・・エツチングマスクパターン。１２５・・・蓄積電極材料パターン。１２６・・・エツチングマスク。１２７・・・窓パターン。

Claims

【特許請求の範囲】

（１）スタック形式のメモリセル構造を有するもので半
導体基板上に形成した下地層とこの下地層上に形成した
コンデンサとにより成るメモリセルパターンにおいて、前記コンデンサは、前記下地層上に島状パターンで形成した蓄積電極と、少なくとも前記蓄積電極上に形成した絶縁膜と、前記絶縁膜上に形成したプレート電極とにより構成され
、前記下地層上に設けたビットコンタクト形成領域に面す
るところの、前記蓄積電極の側面、前記絶縁膜の側面お
よび前記プレート電極の側面のそれぞれは、連続した面
を形成する状態に配置されたことを特徴とするメモリセ
ルパターン。
（２）前記メモリセルパターンを形成する方法であって
、下地層上の全面に蓄積電極材料を形成し、さらに前記蓄
積電極材料上に所定のエッチングマスクパターンを形成
してから前記蓄積電極材料をエッチングし、前記蓄積電
極を二連結した状態の蓄積電極材料パターンを形成する
工程と、前記エッチングマスクパターンを除去した後に、少なく
とも前記蓄積電極材料パターン上に絶縁膜材料を形成し
て、続いて前記絶縁膜材料上にプレート電極材料を形成
し、次に前記プレート電極材料側の全面にエッチングマ
スクを形成してから、前記ビットコンタクト形成領域を
含む前記蓄積電極材料パターンの中央部で前記エッチン
グマスクに蓄積電極材料パターンの幅よりも大きい窓パ
ターンを形成し、その後に前記窓パターンの形状に合わ
せて前記プレート電極材料と前記絶縁膜材料と前記蓄積
電極材料パターンとをエッチング除去して、前記蓄積電
極材料パターンを分離した島状の蓄積電極を形成する工
程とにより成ることを特徴とするメモリセルパターンの
形成方法。