JPH04105383A - 半導体光集積素子の製造方法 - Google Patents
半導体光集積素子の製造方法Info
- Publication number
- JPH04105383A JPH04105383A JP2222928A JP22292890A JPH04105383A JP H04105383 A JPH04105383 A JP H04105383A JP 2222928 A JP2222928 A JP 2222928A JP 22292890 A JP22292890 A JP 22292890A JP H04105383 A JPH04105383 A JP H04105383A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- grown
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 230000003287 optical effect Effects 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 238000012545 processing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 13
- 229910052681 coesite Inorganic materials 0.000 abstract description 7
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 7
- 229910052682 stishovite Inorganic materials 0.000 abstract description 7
- 229910052905 tridymite Inorganic materials 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 5
- 239000000203 mixture Substances 0.000 description 15
- 238000005253 cladding Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 101000650578 Salmonella phage P22 Regulatory protein C3 Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 101001040920 Triticum aestivum Alpha-amylase inhibitor 0.28 Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/164—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光通信、光情報処理などに用いられる、半導
体レーザや光導波路などの単体、あるいはそれらを集積
した光半導体素子の製造方法に関する。
体レーザや光導波路などの単体、あるいはそれらを集積
した光半導体素子の製造方法に関する。
光通信や光情報処理に用いられる光半導体テバイスには
、よりいっそうの高性能化１高機能化が要求されるよう
になってきている。そのためには、半導体レーザやフォ
トダイオードなとの素子単体の高性能化・高機能化はも
とより、それらの素子を組み合わせて集積化を行ってい
くことが重要である。各種素子を集積化して半導体光集
積素子（ＳＰＩＣ；セミコンダクター・フォトニック・
インテグレーテッド・サーキット）を作製するにあたっ
ては、各素子をいかに半導体基板上に配置していくか、
またいかに設計通りの構造に作製するかが重要である。
、よりいっそうの高性能化１高機能化が要求されるよう
になってきている。そのためには、半導体レーザやフォ
トダイオードなとの素子単体の高性能化・高機能化はも
とより、それらの素子を組み合わせて集積化を行ってい
くことが重要である。各種素子を集積化して半導体光集
積素子（ＳＰＩＣ；セミコンダクター・フォトニック・
インテグレーテッド・サーキット）を作製するにあたっ
ては、各素子をいかに半導体基板上に配置していくか、
またいかに設計通りの構造に作製するかが重要である。
５ＰＩＣの従来例として、半導体レーザ（ＬＤ）２素子
と金波器、光導波路を集積した構造を第９図に示す。第
９図（ａ）は５ＰＩＣの概略を示す平面図、第９図（ｂ
）は５ＰＩＣの構造を示す斜視図である。活性層３はし
−ザ領域のみに存在し、カイト層１０はレーザ領域と導
波路領域全体にわたって存在する。例として活性層３に
波長１．５５膜ｍ組成のＩｎＧａＡｓＰを用いた場合、
カイト層１０には波長１．３μｍ組成のＩｎＧａＡｓＰ
を用いている。電流をレーザ領域のみに流し、２つのレ
ーザ素子間の電気的絶縁をとるなめに、高抵抗ＩｎＰ１
３で埋め込まれた高抵抗埋め込み構造とし、メサエッチ
ングを用いている。
と金波器、光導波路を集積した構造を第９図に示す。第
９図（ａ）は５ＰＩＣの概略を示す平面図、第９図（ｂ
）は５ＰＩＣの構造を示す斜視図である。活性層３はし
−ザ領域のみに存在し、カイト層１０はレーザ領域と導
波路領域全体にわたって存在する。例として活性層３に
波長１．５５膜ｍ組成のＩｎＧａＡｓＰを用いた場合、
カイト層１０には波長１．３μｍ組成のＩｎＧａＡｓＰ
を用いている。電流をレーザ領域のみに流し、２つのレ
ーザ素子間の電気的絶縁をとるなめに、高抵抗ＩｎＰ１
３で埋め込まれた高抵抗埋め込み構造とし、メサエッチ
ングを用いている。
この５ＰＩＣの作製工程を述べる。結晶成長には有機金
属気相成長法（ＭＯＶＰＥ）を用いるのが一般的である
。まず、ｎ−ＩｎＰ基板１の上に、ｎ−ＩｎＧＡｓＰガ
イド層１０、Ｉ ｎＧａＡｓＰ活性層３、ｐ−ＩｎＰク
ラッド層４を成長した後、Ｓ ｉ ０２膜を選択マスク
として導波路領域のｐ−ＩｎＰクラッド層４、ＩｎＧａ
ＡｓＰ活性層３を除去し、ＩｎＧａＡｓＰガイド層およ
びｐ−ＩｎＰクラッド層（図中には示されていない〉を
選択成長する。次に、５ｉＯ２１１をマスクとしてメサ
エッチングし、Ｆｅトープ高抵抗ＴｎＰ層１３を埋め込
み成長する。Ｓ ｉ ０２ Ｍを除去した後、さらに、
全面にｐ〜ＩｎＰクラ・ソト層５およびｐ”−１ｎＧａ
Ａｓキャップ層７を成長する。
属気相成長法（ＭＯＶＰＥ）を用いるのが一般的である
。まず、ｎ−ＩｎＰ基板１の上に、ｎ−ＩｎＧＡｓＰガ
イド層１０、Ｉ ｎＧａＡｓＰ活性層３、ｐ−ＩｎＰク
ラッド層４を成長した後、Ｓ ｉ ０２膜を選択マスク
として導波路領域のｐ−ＩｎＰクラッド層４、ＩｎＧａ
ＡｓＰ活性層３を除去し、ＩｎＧａＡｓＰガイド層およ
びｐ−ＩｎＰクラッド層（図中には示されていない〉を
選択成長する。次に、５ｉＯ２１１をマスクとしてメサ
エッチングし、Ｆｅトープ高抵抗ＴｎＰ層１３を埋め込
み成長する。Ｓ ｉ ０２ Ｍを除去した後、さらに、
全面にｐ〜ＩｎＰクラ・ソト層５およびｐ”−１ｎＧａ
Ａｓキャップ層７を成長する。
レーザ領域と導波路領域の間、および二つのレーザ素子
の間に絶縁用の溝をエツチングにより形成してから、全
面に５ｉ０２膜２１を堆積し、レーザ部の上部を窓開け
してｐ側のパ・・ｌト電極３２を、また基板側にｎ側電
極３３を形成して完成する。この例では、二つのレーザ
素子の発振波長の制御はできないが、分布帰還型（ＤＦ
Ｂ）構造にすれば、グレーティングのピッチを変えたり
、多電極構造にするなどして多波長光源とすることがで
きる。
の間に絶縁用の溝をエツチングにより形成してから、全
面に５ｉ０２膜２１を堆積し、レーザ部の上部を窓開け
してｐ側のパ・・ｌト電極３２を、また基板側にｎ側電
極３３を形成して完成する。この例では、二つのレーザ
素子の発振波長の制御はできないが、分布帰還型（ＤＦ
Ｂ）構造にすれば、グレーティングのピッチを変えたり
、多電極構造にするなどして多波長光源とすることがで
きる。
このような５ＰＩＣの作製には、導波路を形成する層構
造を精密に制御することが重要である。
造を精密に制御することが重要である。
層厚はＭＯＶＰＥなどの気相成長法を用いれば充分に制
御が可能であるが、導波路幅は従来、５ｉ０２などをマ
スクとして用いたメサエッチングにより副脚しており、
サイドエツチングなどによりじゅうぶんな制御性か得ら
れないなどの問題があった。
御が可能であるが、導波路幅は従来、５ｉ０２などをマ
スクとして用いたメサエッチングにより副脚しており、
サイドエツチングなどによりじゅうぶんな制御性か得ら
れないなどの問題があった。
例えば、一般的な埋め込み構造半導体レーザの作製プロ
セスを第３図に示すが、ｎ−ＩｎＰ基板１の上にｎ−Ｉ
ｎＰクラッド層２、ｒ ｎＧａＡｓＰ活性層３、ｐ−Ｉ
ｎＰクラッド層４を成長した（第３図（ａ））後、Ｓｉ
○膜２１を幅２μｍにパターニングしく第３図（ｂ））
、メサエッチングンを行う（第３図（Ｃ））。そしてｐ
−ＩｎＰ埋め込み層８およびｎ−ＩｎＰ埋め込み層９を
埋め込み成長しく第３図（ｄ））、最後にｐ−Ｉｎ９層
５およびＰ“−Ｉ ｎＧａＡｓキャップ層７を全面に成
長する（第３図（ｅ））。また、第４図は、従来の埋め
込みリッジ構造半導体レーザの作製プロセスである。ま
ず、活性層３をグランド層２．４で挟んだダブルへテロ
（ＤＨ）構造を成長したく第４図（ａ））後、ストライ
プ状のＳｉＯ２膜２１全２１しく第４図（ｂ））、メサ
エッチングしたく第４図（Ｃ））後、全面にクラッド層
５．キャップ層７を成長しく第４図（ｄ））、活性層の
周囲にプロトンを打ち込んな高抵抗領域３１を形成して
電流狭窄している（第４図〈ｅ））。
セスを第３図に示すが、ｎ−ＩｎＰ基板１の上にｎ−Ｉ
ｎＰクラッド層２、ｒ ｎＧａＡｓＰ活性層３、ｐ−Ｉ
ｎＰクラッド層４を成長した（第３図（ａ））後、Ｓｉ
○膜２１を幅２μｍにパターニングしく第３図（ｂ））
、メサエッチングンを行う（第３図（Ｃ））。そしてｐ
−ＩｎＰ埋め込み層８およびｎ−ＩｎＰ埋め込み層９を
埋め込み成長しく第３図（ｄ））、最後にｐ−Ｉｎ９層
５およびＰ“−Ｉ ｎＧａＡｓキャップ層７を全面に成
長する（第３図（ｅ））。また、第４図は、従来の埋め
込みリッジ構造半導体レーザの作製プロセスである。ま
ず、活性層３をグランド層２．４で挟んだダブルへテロ
（ＤＨ）構造を成長したく第４図（ａ））後、ストライ
プ状のＳｉＯ２膜２１全２１しく第４図（ｂ））、メサ
エッチングしたく第４図（Ｃ））後、全面にクラッド層
５．キャップ層７を成長しく第４図（ｄ））、活性層の
周囲にプロトンを打ち込んな高抵抗領域３１を形成して
電流狭窄している（第４図〈ｅ））。
これらのメサエッチングにおいて、Ｓ ｉ ０２膜２１
の幅が正確に２μｍになっていても、メサ構造のばらつ
きや活性層エツチング時のサイドエツチングにより、活
性層幅はばらついてしまう。特に２インチ基板などの大
口径ウェハを用いたプロセスではウェハ面内のばらつき
は大きくなる。活性層、導波路幅のばらつきはしきい値
電流、発振波長、ビームパターンなどの素子特性に影響
を与えるため、素子の歩留まりを低下させるだけでなく
、設計通りの動作か得られにくいなどの問題があり、改
善が必要であった。
の幅が正確に２μｍになっていても、メサ構造のばらつ
きや活性層エツチング時のサイドエツチングにより、活
性層幅はばらついてしまう。特に２インチ基板などの大
口径ウェハを用いたプロセスではウェハ面内のばらつき
は大きくなる。活性層、導波路幅のばらつきはしきい値
電流、発振波長、ビームパターンなどの素子特性に影響
を与えるため、素子の歩留まりを低下させるだけでなく
、設計通りの動作か得られにくいなどの問題があり、改
善が必要であった。
上記の課題を解決するための光半導体素子の製造方法は
、平坦な半導体表面にＳｉＯ□などの誘電体薄膜を形成
した後、２木の平行なストライプ状に加工し、選択的に
結晶成長を行い、前記ストライブにはさまれた領域に成
長した半導体層を活性領域や光導波路などに用いること
を特徴とする、光半導体素子の製造方法である。
、平坦な半導体表面にＳｉＯ□などの誘電体薄膜を形成
した後、２木の平行なストライプ状に加工し、選択的に
結晶成長を行い、前記ストライブにはさまれた領域に成
長した半導体層を活性領域や光導波路などに用いること
を特徴とする、光半導体素子の製造方法である。
本発明の根本をなす平坦基板上の選択成長の様子を第１
図に示す。第１図（ａ）に示すように、（１００）方位
半導体基板１上に選択成長用薄膜２１を形成し、＜０１
１＞および＜０１１＞方向のストライブ状に薄膜２１を
選択的に除去し、ＭＯＶＰＥによってＤＨ槽構造成長す
ると、第１図（ｂ）に示したように成長層の側面は＜０
１１＞ストライブに沿っては（１１１）Ａ面が、また＜
０１１＞方向に沿っては＜１１１）Ｂ面が形成される。
図に示す。第１図（ａ）に示すように、（１００）方位
半導体基板１上に選択成長用薄膜２１を形成し、＜０１
１＞および＜０１１＞方向のストライブ状に薄膜２１を
選択的に除去し、ＭＯＶＰＥによってＤＨ槽構造成長す
ると、第１図（ｂ）に示したように成長層の側面は＜０
１１＞ストライブに沿っては（１１１）Ａ面が、また＜
０１１＞方向に沿っては＜１１１）Ｂ面が形成される。
また各成長層の表面は（１００）面を形成しており、界
面も非常にフラットである。混晶の組成も、薄膜のスト
ライプ幅が極端に広くなければ面内で均一であり、光半
導体素子や５ＰＩＣの活性層や導波路層に充分適用でき
る。また側面は（１１１）面となるため、薄膜２１のパ
ターニングが精密であれば、成長層幅の制御性も非常に
よくなるという特長かある。
面も非常にフラットである。混晶の組成も、薄膜のスト
ライプ幅が極端に広くなければ面内で均一であり、光半
導体素子や５ＰＩＣの活性層や導波路層に充分適用でき
る。また側面は（１１１）面となるため、薄膜２１のパ
ターニングが精密であれば、成長層幅の制御性も非常に
よくなるという特長かある。
また、この選択成長では、薄膜のストライプ幅を変える
二とによって、成長層厚を変化させることかできる。第
７図にストライプ幅と成長速度の関係を測定した結果の
一例を示す。ストライプ幅が広いほど成長速度は高くな
る。これは、薄膜上からマイグレーションして半導体表
面に到達する成長層の量が増加するためである。このこ
とから、選択成長層の層厚を制御することが可能になる
。量子井戸構造を選択成長して、ウェル層厚を変えれば
、量子井戸構造の等価屈折率や発光エネルギーを局所的
に変えることが可能になり、５ＰＩＣ作製の自由度が増
す。
二とによって、成長層厚を変化させることかできる。第
７図にストライプ幅と成長速度の関係を測定した結果の
一例を示す。ストライプ幅が広いほど成長速度は高くな
る。これは、薄膜上からマイグレーションして半導体表
面に到達する成長層の量が増加するためである。このこ
とから、選択成長層の層厚を制御することが可能になる
。量子井戸構造を選択成長して、ウェル層厚を変えれば
、量子井戸構造の等価屈折率や発光エネルギーを局所的
に変えることが可能になり、５ＰＩＣ作製の自由度が増
す。
まず、第４図に示した従来例の埋め込みリッジ構造半導
体レーザを、本発明を用いて作製した結果について述べ
る。第２図がその作製プロセスを示している。（１００
）方位のｎ−ＩｎＰ基板基板衣面にＣＶＤ法を用いてＳ
ｉ ０２膜２１（厚さ約２０００人）を堆積し、フォ
トリングラフィの手法を用いて幅５μｍ、開隔２μｍの
２本のストライブを形成しな（第２図（ａ））。そして
、減圧ＭＯＶＰＥ法により、Ｓｉドープｎ−丁ｎＰクラ
ッド層２（層厚１０００λ、キャリア濃度１×１０”ｃ
ｍ’ ） 、Ｉ ｎＧａＡｓ Ｐ活性層３ （１，５５
μｍ組成、層厚８００人）−ＺｎドープｐＩｎＰクラッ
ド層４（層厚５００人、キャリア濃度５×１０１７ＣＩ
ｌａＬ〉全選択成長シタ（第２図（ｂ））。層厚はＳｉ
Ｏ□膜２１にはさまれた活性領域での値であり、この領
域内で層厚は一定であった。次に、Ｓｉ○２膜２１全２
１たん除去し、再び５ｉ０２膜２１を全面に形成して、
活性領域のみ覆うように形成した（第２図（Ｃ））。次
にＨＣ１＋Ｈ，ＰＯ４混合液、およびＨ２ｓ○４＋Ｈ２
Ｏ２＋Ｈ２０混合液を用いて、不要なＩｎＰクラッド層
４およびＩｎＧａＡｓＰ活性層３を除去しな（第２図（
ｄ））。その後は、第２図（ｅ）に示すように、全面に
ｐ−ＩｎＰ層５（層厚０．５μｍ、キャリア濃度５Ｘ１
０’７ｃｍ’）を成長してから、再びＳｉＣ２膜を用い
て活性層上部の幅１５μｍの領域のみにｐ−ＩｎＰ層６
（層厚−う １μｍ、キャリア濃度５×１０１７ＣＩＩＩ着）および
ｐＩ ｎＧａＡｓキャップ層７（層厚０．３ｔｔ−ラ ｍ、キャリア濃度Ｉ Ｘ １０”ｃｍ’ ）を選択成長
しｐ側パッド電極を形成してレーザを完成した。
体レーザを、本発明を用いて作製した結果について述べ
る。第２図がその作製プロセスを示している。（１００
）方位のｎ−ＩｎＰ基板基板衣面にＣＶＤ法を用いてＳ
ｉ ０２膜２１（厚さ約２０００人）を堆積し、フォ
トリングラフィの手法を用いて幅５μｍ、開隔２μｍの
２本のストライブを形成しな（第２図（ａ））。そして
、減圧ＭＯＶＰＥ法により、Ｓｉドープｎ−丁ｎＰクラ
ッド層２（層厚１０００λ、キャリア濃度１×１０”ｃ
ｍ’ ） 、Ｉ ｎＧａＡｓ Ｐ活性層３ （１，５５
μｍ組成、層厚８００人）−ＺｎドープｐＩｎＰクラッ
ド層４（層厚５００人、キャリア濃度５×１０１７ＣＩ
ｌａＬ〉全選択成長シタ（第２図（ｂ））。層厚はＳｉ
Ｏ□膜２１にはさまれた活性領域での値であり、この領
域内で層厚は一定であった。次に、Ｓｉ○２膜２１全２
１たん除去し、再び５ｉ０２膜２１を全面に形成して、
活性領域のみ覆うように形成した（第２図（Ｃ））。次
にＨＣ１＋Ｈ，ＰＯ４混合液、およびＨ２ｓ○４＋Ｈ２
Ｏ２＋Ｈ２０混合液を用いて、不要なＩｎＰクラッド層
４およびＩｎＧａＡｓＰ活性層３を除去しな（第２図（
ｄ））。その後は、第２図（ｅ）に示すように、全面に
ｐ−ＩｎＰ層５（層厚０．５μｍ、キャリア濃度５Ｘ１
０’７ｃｍ’）を成長してから、再びＳｉＣ２膜を用い
て活性層上部の幅１５μｍの領域のみにｐ−ＩｎＰ層６
（層厚−う １μｍ、キャリア濃度５×１０１７ＣＩＩＩ着）および
ｐＩ ｎＧａＡｓキャップ層７（層厚０．３ｔｔ−ラ ｍ、キャリア濃度Ｉ Ｘ １０”ｃｍ’ ）を選択成長
しｐ側パッド電極を形成してレーザを完成した。
なお、第２図（ｆ）に示すように、第４図の従来例と同
様なプロトン打ち込み領域３１を用いた電流狭窄構造と
しても構わない。
様なプロトン打ち込み領域３１を用いた電流狭窄構造と
しても構わない。
この半導体レーザを共振器長３００ｔｔｍで評価したと
ころ、しきい値電流は平均１２．３ｍＡ標準偏差０．４
ｍＡ、スロープ効率は平均０．２１Ｗ／Ａ、標準変化０
．０５Ｗ／Ａであった。活性層幅は平均１．８３μｍ、
標準偏差０．１２μｍであった。比較のため、第４図の
ように、まず全面にＤＨ槽構造成長してから、ＨＣ１＋
Ｈ３ＰＯ４混合液およびＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０
混合液を用いてＩｎＰクラッド層およびＩｎＧａＡｓＰ
活性層を選択的にメサエッチングし、その後は本発明の
実施例と同様にｐ−ＩｎＰ層を全面に、続いてｐ〜Ｉｎ
Ｐ層およびｐ−ＩｎＧａＡｓキャップ層を選択成長して
作製した半導体レーザも評価した。その結果、しきい値
電流は平均１２．１ｍＡ、標準偏差１．８ｍＡ、効率は
平均０．１８Ｗ／Ａ、標準渓差０．０９Ｗ７’Ａであり
、活性層幅は平均１６２μｍ、標準偏差０．２５μｍで
あった。この結果から、本発明の活性層を選択成長する
横道による半導体レーザは。従来の活性層をメサエッチ
ングする構造によるものと比べて、活性層幅の制御性に
優れ、特性のばらつきも少ないものか得られることか確
認された。この手法を大面積均一成長か可能なＭＯＶＰ
Ｅ成長を用いて適用することにより、歩留まりの高い、
低価格半導体レーザを製造することも可能となる。なお
、活性層幅が多少広めたが、遠視野像は単峰で、半値幅
も活性層に垂直方向で３２°、平行方向で２８°と標準
的であった。ＳｉＯ２のバターニング幅とｎ−ＩｎＰ層
の層厚を制御することにより、活性層幅をさらに狭くす
ることは可能である。
ころ、しきい値電流は平均１２．３ｍＡ標準偏差０．４
ｍＡ、スロープ効率は平均０．２１Ｗ／Ａ、標準変化０
．０５Ｗ／Ａであった。活性層幅は平均１．８３μｍ、
標準偏差０．１２μｍであった。比較のため、第４図の
ように、まず全面にＤＨ槽構造成長してから、ＨＣ１＋
Ｈ３ＰＯ４混合液およびＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０
混合液を用いてＩｎＰクラッド層およびＩｎＧａＡｓＰ
活性層を選択的にメサエッチングし、その後は本発明の
実施例と同様にｐ−ＩｎＰ層を全面に、続いてｐ〜Ｉｎ
Ｐ層およびｐ−ＩｎＧａＡｓキャップ層を選択成長して
作製した半導体レーザも評価した。その結果、しきい値
電流は平均１２．１ｍＡ、標準偏差１．８ｍＡ、効率は
平均０．１８Ｗ／Ａ、標準渓差０．０９Ｗ７’Ａであり
、活性層幅は平均１６２μｍ、標準偏差０．２５μｍで
あった。この結果から、本発明の活性層を選択成長する
横道による半導体レーザは。従来の活性層をメサエッチ
ングする構造によるものと比べて、活性層幅の制御性に
優れ、特性のばらつきも少ないものか得られることか確
認された。この手法を大面積均一成長か可能なＭＯＶＰ
Ｅ成長を用いて適用することにより、歩留まりの高い、
低価格半導体レーザを製造することも可能となる。なお
、活性層幅が多少広めたが、遠視野像は単峰で、半値幅
も活性層に垂直方向で３２°、平行方向で２８°と標準
的であった。ＳｉＯ２のバターニング幅とｎ−ＩｎＰ層
の層厚を制御することにより、活性層幅をさらに狭くす
ることは可能である。
次に、第２の実施例として、多重量子井戸（ＭＱＷ＞構
造の活性層を有する分布帰還型（ＤＦＢ）半導体レーザ
と、電界吸収型半導体光変調器をモノリンツクに集積し
た５ＰＩＣへ応用した結果について述へる。この５ＰＩ
Ｃは半導体レーザからの発生した光を変調器で発振変調
し、変調器側端面から出射するもので、従来の半導体レ
ーザを直接変調した場合と比へて、高速変調時のスペク
トル広がり（チャーピング〉か狭いという特長があり、
次世代光通信用デバイスとして研究開発が行われている
。従来はレーザ領域の活性層（波長１，５５μｍ組成）
を全面に成長してから、変調器領域の活性層を選択エツ
チングして除去し、吸収層（波長的１４μｍ組成）を選
択成長していた。活性層と吸収層は光学的に結合し、接
合部ての散乱か少ない構造にする必要かあり、選択成長
によりそのような横道を作製するのは比較的困難であっ
た。一方、本発明を用いれば、ＳｉＯ２膜の幅を変える
ことにより、選択成長したＭＱＷ構造の層厚を変えるこ
とかできるので、活性層吸収層を同時に成長することか
可能となり、成長回数が減るばかりか、結合効率の高い
接合を得る二とかで°きる。第８図はＭＱＷのウェル層
をＩｎＧａＡｓ＋バリア層をＩ ｎＧａＡｓＰとした時
の、ウェル層厚とＭＱＷの発光波長の関イ系を計算した
結果である。バリアのＩ ｎ Ｇ ａ Ａ ｓ Ｐを波
長１．３μｍ組成と１．１５μｍ組成にした場合につい
て示しである。この図より、バリアを１．１５μｍ組成
にした場合、ウェル厚約８０人で波長１．５５μｍ、約
３０人で１．４μｍとなることがわかる。この計算結果
と第７図の５ｉ０２ストライプ幅と成長速度の関係より
、レーザ領域はストライプ幅２０μｍ、変調器領域はス
トライプ幅２μｍとした。
造の活性層を有する分布帰還型（ＤＦＢ）半導体レーザ
と、電界吸収型半導体光変調器をモノリンツクに集積し
た５ＰＩＣへ応用した結果について述へる。この５ＰＩ
Ｃは半導体レーザからの発生した光を変調器で発振変調
し、変調器側端面から出射するもので、従来の半導体レ
ーザを直接変調した場合と比へて、高速変調時のスペク
トル広がり（チャーピング〉か狭いという特長があり、
次世代光通信用デバイスとして研究開発が行われている
。従来はレーザ領域の活性層（波長１，５５μｍ組成）
を全面に成長してから、変調器領域の活性層を選択エツ
チングして除去し、吸収層（波長的１４μｍ組成）を選
択成長していた。活性層と吸収層は光学的に結合し、接
合部ての散乱か少ない構造にする必要かあり、選択成長
によりそのような横道を作製するのは比較的困難であっ
た。一方、本発明を用いれば、ＳｉＯ２膜の幅を変える
ことにより、選択成長したＭＱＷ構造の層厚を変えるこ
とかできるので、活性層吸収層を同時に成長することか
可能となり、成長回数が減るばかりか、結合効率の高い
接合を得る二とかで°きる。第８図はＭＱＷのウェル層
をＩｎＧａＡｓ＋バリア層をＩ ｎＧａＡｓＰとした時
の、ウェル層厚とＭＱＷの発光波長の関イ系を計算した
結果である。バリアのＩ ｎ Ｇ ａ Ａ ｓ Ｐを波
長１．３μｍ組成と１．１５μｍ組成にした場合につい
て示しである。この図より、バリアを１．１５μｍ組成
にした場合、ウェル厚約８０人で波長１．５５μｍ、約
３０人で１．４μｍとなることがわかる。この計算結果
と第７図の５ｉ０２ストライプ幅と成長速度の関係より
、レーザ領域はストライプ幅２０μｍ、変調器領域はス
トライプ幅２μｍとした。
第５図（ａ）はＭＱＷ構造を選択成長した状態を示して
いる。グレーティングはｎ−ＩｎＰ基板１のレーザ領域
のみに形成し、その上にｎ−ＩｎＧａＡｓＰガイド層１
０（波長１．３ｔｔｍ組成、キャリア濃度１×１０１８
ＣＩｌ＃、層厚１０００人＞、ＭＱＷ活性層兼吸収層１
１、ｐ−ＩｎＰりラッド層４〈キャリア濃度５ Ｘ １
０”ｃｒｎ’ 、層厚５００人）分選択成長した。ＭＱ
Ｗはウェル数４て、層厚はレーザ領域かＩ ｎ Ｇ ａ
Ａ Ｓウェル４７８人、１．１．５μｍ組成組成ｎＧ
ａＡｓＰバリア厚１５０人てあり、変調器領域かウェル
７３４人、バリア厚６６人てあった。また活性層幅は２
．０μｍであった。変調器側端面の反射率を抑制するた
めに端面に未成長領域と設けたウィンドウ構造とした。
いる。グレーティングはｎ−ＩｎＰ基板１のレーザ領域
のみに形成し、その上にｎ−ＩｎＧａＡｓＰガイド層１
０（波長１．３ｔｔｍ組成、キャリア濃度１×１０１８
ＣＩｌ＃、層厚１０００人＞、ＭＱＷ活性層兼吸収層１
１、ｐ−ＩｎＰりラッド層４〈キャリア濃度５ Ｘ １
０”ｃｒｎ’ 、層厚５００人）分選択成長した。ＭＱ
Ｗはウェル数４て、層厚はレーザ領域かＩ ｎ Ｇ ａ
Ａ Ｓウェル４７８人、１．１．５μｍ組成組成ｎＧ
ａＡｓＰバリア厚１５０人てあり、変調器領域かウェル
７３４人、バリア厚６６人てあった。また活性層幅は２
．０μｍであった。変調器側端面の反射率を抑制するた
めに端面に未成長領域と設けたウィンドウ構造とした。
続いて全面にｐ−ＩｎＰ層５（キャリア濃度５ Ｘ １
０１７ｃｍ″、層厚０．５μｍ）を成長し、さらに５ｉ
０２膜をレーザ共振器方向には幅１０μｍ、間隔３０μ
ｍのタブルスＩ・ライブ状に、またレーザと変調器の境
界には幅１０μｍのシングルスドライブ状にパターニン
グして、ｐ−ＩｎＰ層６（キャリア濃度Ｉ Ｘ １０１
８ｃｍ” 、層Ｎ１０μｍ）およびｐ” −Ｉ ｎＧａ
Ａｓキャップ層７（層厚０．３μｍ、キャリア濃度Ｉ
Ｘ １０１９Ｃ：ｍ’ ）を選択成長して活性層・吸収
層への電流・電界の狭窄、およびレーザ領域と変調器領
域の電気的絶縁を図った。最後に再びＳ ｉ ０２膜２
１を形成して活性層、吸収層の上部に窓開けして、ρ側
電極３２をバット状に形成し、基板１側にもｎ側電極３
３を形成した。完成図か第５図（ｂ）である。
０１７ｃｍ″、層厚０．５μｍ）を成長し、さらに５ｉ
０２膜をレーザ共振器方向には幅１０μｍ、間隔３０μ
ｍのタブルスＩ・ライブ状に、またレーザと変調器の境
界には幅１０μｍのシングルスドライブ状にパターニン
グして、ｐ−ＩｎＰ層６（キャリア濃度Ｉ Ｘ １０１
８ｃｍ” 、層Ｎ１０μｍ）およびｐ” −Ｉ ｎＧａ
Ａｓキャップ層７（層厚０．３μｍ、キャリア濃度Ｉ
Ｘ １０１９Ｃ：ｍ’ ）を選択成長して活性層・吸収
層への電流・電界の狭窄、およびレーザ領域と変調器領
域の電気的絶縁を図った。最後に再びＳ ｉ ０２膜２
１を形成して活性層、吸収層の上部に窓開けして、ρ側
電極３２をバット状に形成し、基板１側にもｎ側電極３
３を形成した。完成図か第５図（ｂ）である。
へき開したレーザ領域長は４００μｍ、変調器領域長は
２００μｍとしな。また、レーザ側端面には反射率８０
％の高反射コーティングを施した。
２００μｍとしな。また、レーザ側端面には反射率８０
％の高反射コーティングを施した。
典型的な素子の発振しきい値電流は１８ｍＡで、最大Ｃ
Ｗ光光力力２５ｍＷであった。発振波長は１．５４５μ
ｍてあつ、変調領域に一５Ｖ印加したときの消光比は２
５ｄＢであった。また、消光特性から見積った結合効率
は９５％と高い値が得られた。このように、本発明の選
択成長により活性層と吸収層を同時に成長する技術によ
り、良好な結合導波路構造が容易に作製できることが確
認された。
Ｗ光光力力２５ｍＷであった。発振波長は１．５４５μ
ｍてあつ、変調領域に一５Ｖ印加したときの消光比は２
５ｄＢであった。また、消光特性から見積った結合効率
は９５％と高い値が得られた。このように、本発明の選
択成長により活性層と吸収層を同時に成長する技術によ
り、良好な結合導波路構造が容易に作製できることが確
認された。
最後に、第３の実施例として、第９図に示した２波長半
導体レーザアレイと光導波路を集積した５ＰＩＣを本発
明の選択成長を用いて作製した結果について述べる。第
６図（ａ＞は、はじめにＤＨ楕構造選択成長した際の５
ｉ０２膜２１のパターンである。各領域とちＳｉ○２ス
トライプに囲まれた成長頭載の幅は２μｍてあり、５ｉ
０２ストライプ幅は一方のレーザ領域で１５μｍ、もう
一方のレーザ領域と導波路領域は５μｍとした。
導体レーザアレイと光導波路を集積した５ＰＩＣを本発
明の選択成長を用いて作製した結果について述べる。第
６図（ａ＞は、はじめにＤＨ楕構造選択成長した際の５
ｉ０２膜２１のパターンである。各領域とちＳｉ○２ス
トライプに囲まれた成長頭載の幅は２μｍてあり、５ｉ
０２ストライプ幅は一方のレーザ領域で１５μｍ、もう
一方のレーザ領域と導波路領域は５μｍとした。
第６図（ｃ）、（ｄ）は完成した素子の断面図である（
切断方向は第６図（ａ）に示しである）。
切断方向は第６図（ａ）に示しである）。
まずｎ−１ｎＰ基板１の上に、ｎ−ＩｎＧａＡｓＰガイ
ド層１０（波長１．３μｍ組成、キャリア濃度Ｉ Ｘ
１０１８ｃｍ’ 、層厚約１０００人）、ｎ−ＩｎＰエ
ッチストップ層１２（キャリア濃度１×１０’鵠−１層
厚約４００人）−ＭＱＷ活性層１１、ｐ−ＩｎＰクラッ
ド層４（キャリア濃度５×１０１７ＣＴＩ＋１、層厚的
５００λ）を成長した。ＭＱＷはウェル数４で、層厚は
一方のレーザ領域がＩ ｎＧａＡｓウェル層７０人、Ｉ
ｎＧａＡｓＰ（波長１．３μｍ組成）バリア厚１５０人
であり、もう一方のレーザ領域がウェル厚５０人、バリ
ア厚１１０人であった。次に第６図（ｂ）に示すように
５ｉ０２膜をバターニングし、レーザ領域以外のｐ−Ｉ
ｎＰクラッド層４およびＭＱＷ活性層１１、ｎ−ＩｎＰ
工・・ｌチストップ層１２を選択工・ソチングし、ノン
ドープＩ ｎ Ｇ ａ Ａ ｓ Ｐ導波路層１４（波長
１．３μｍ組成、層厚１５００人）を選択成長した。次
に、第６図＜ｃ）、（ｄ）に示すように、ｐ−１ｎＰ層
５（キャリア濃−ラ 度Ｉ Ｘ １０”ｃｍ’ 、層厚０．５μｍ） 、ｐ−
Ｉ ｎづ ２層（キャリア濃度Ｉ Ｘ １０１８ｃｍ” 、／１ｆ
ｆｌ ０８ｍ）−およびｐ ” −Ｉ ｎ Ｇ ａ Ａ
Ｓキャップ層７（層厚０．３μｍ、キャリア濃度Ｉ
Ｘ １０１９ｃｍ’ ）を選択成長した後、５ｉ０２膜
２１の窓開けしたレーザ活性層の上面にｐ側パッド電極
３２を、基板側にｎ側電極３３を形成した。レーザ共振
器長は３００μｍ、レーザ間隔は５０μｍ、導波路長は
２５０μｍとし、出射端面はウィンドウ構造とした。
ド層１０（波長１．３μｍ組成、キャリア濃度Ｉ Ｘ
１０１８ｃｍ’ 、層厚約１０００人）、ｎ−ＩｎＰエ
ッチストップ層１２（キャリア濃度１×１０’鵠−１層
厚約４００人）−ＭＱＷ活性層１１、ｐ−ＩｎＰクラッ
ド層４（キャリア濃度５×１０１７ＣＴＩ＋１、層厚的
５００λ）を成長した。ＭＱＷはウェル数４で、層厚は
一方のレーザ領域がＩ ｎＧａＡｓウェル層７０人、Ｉ
ｎＧａＡｓＰ（波長１．３μｍ組成）バリア厚１５０人
であり、もう一方のレーザ領域がウェル厚５０人、バリ
ア厚１１０人であった。次に第６図（ｂ）に示すように
５ｉ０２膜をバターニングし、レーザ領域以外のｐ−Ｉ
ｎＰクラッド層４およびＭＱＷ活性層１１、ｎ−ＩｎＰ
工・・ｌチストップ層１２を選択工・ソチングし、ノン
ドープＩ ｎ Ｇ ａ Ａ ｓ Ｐ導波路層１４（波長
１．３μｍ組成、層厚１５００人）を選択成長した。次
に、第６図＜ｃ）、（ｄ）に示すように、ｐ−１ｎＰ層
５（キャリア濃−ラ 度Ｉ Ｘ １０”ｃｍ’ 、層厚０．５μｍ） 、ｐ−
Ｉ ｎづ ２層（キャリア濃度Ｉ Ｘ １０１８ｃｍ” 、／１ｆ
ｆｌ ０８ｍ）−およびｐ ” −Ｉ ｎ Ｇ ａ Ａ
Ｓキャップ層７（層厚０．３μｍ、キャリア濃度Ｉ
Ｘ １０１９ｃｍ’ ）を選択成長した後、５ｉ０２膜
２１の窓開けしたレーザ活性層の上面にｐ側パッド電極
３２を、基板側にｎ側電極３３を形成した。レーザ共振
器長は３００μｍ、レーザ間隔は５０μｍ、導波路長は
２５０μｍとし、出射端面はウィンドウ構造とした。
このツインレーザの典型的な発振しきい値電流は１５ｍ
Ａで、発振波長は１．５５２μｍと１５２８μｍであっ
た。導波路端面からの最大光出力は２０ｍＡであった。
Ａで、発振波長は１．５５２μｍと１５２８μｍであっ
た。導波路端面からの最大光出力は２０ｍＡであった。
このように、ストライプ幅を変えることによってＭＱＷ
レーザの発振波長を変えることができ、こうした技術は
さまざまな集積光デバイスへの応用が可能である。
レーザの発振波長を変えることができ、こうした技術は
さまざまな集積光デバイスへの応用が可能である。
なお、上記各実施例においては、選択成長用マスクとな
る誘電体膜にＳｉＣ２膜を用いたか、Ｓｉ３Ｎ４膜等他
の誘電体膜でもよい。
る誘電体膜にＳｉＣ２膜を用いたか、Ｓｉ３Ｎ４膜等他
の誘電体膜でもよい。
以上述べたように、本発明の作製方法を用いれば、メサ
エッチングか不要となり、均一な活性層、導波路幅が制
御よく作製できる。それだけでなく、マスク幅を変える
ことにより成長層厚を変えることができ、Ｍ−ＱＷ楕構
造発光波長や実効屈折率を変えることか可能である。こ
れらの技術を用いることにより、従来複雑なプロセスを
必要としていた各種半導体光集積素子（ＳＰＩＣ）を比
較的容易に、また制御性よく作製することが可能となっ
た。
エッチングか不要となり、均一な活性層、導波路幅が制
御よく作製できる。それだけでなく、マスク幅を変える
ことにより成長層厚を変えることができ、Ｍ−ＱＷ楕構
造発光波長や実効屈折率を変えることか可能である。こ
れらの技術を用いることにより、従来複雑なプロセスを
必要としていた各種半導体光集積素子（ＳＰＩＣ）を比
較的容易に、また制御性よく作製することが可能となっ
た。
第１図は本発明の概念を表す構造図である。第２図は本
発明を用いて作製した半導体レーザの作製工程を表す図
であり、第３図および第４図はそれぞれ従来の半導体レ
ーザの作製工程を表す図である。第５図は本発明を用い
て作製したＤＦＢ半導体レーザと半導体光変調器とを集
積した５ＰＩＣの作製方法と素子構造分表す図であり、
第６図は本発明を用いて作製した２波長半導体レーザと
先導波路との集積素子の作製方法と素子構造を表す図で
ある。第７図はストライブ幅と成長速度の関係を表す図
であり、第８図はＭＱＷ楕遣構造ェル厚と発光波長の関
係を表す図である。第９図は第６図と同じ２波長半導体
レーザと先導波路の集積素子の従来の作製方法による構
造を表す図である。 図中、１−ｎ −Ｉ ｎ Ｐ基板、２＝−ｎ−１ｎＰク
ラッド層、３・・・ＩｎＧａＡｓＰ活性層、４・・・ｐ
−ＩｎＰクラッド層、５−ｐ−ＩｎＰ層、６ ・ｐＩｎ
Ｐ層、７−ｐ” −Ｉ ｎＧａＡｓキ’ｌ＝ ツブ層、
８・・・ｐ−ＩｎＰ埋め込み層、９・・・ｎ−ＩｎＰ埋
め込み層、１０・−ｎ−Ｉ ｎＧａＡｓガイド層、１１
・・・ＭＱＷ活性層、１２・・・ｎ−ＩｎＰｎフェッチ
ップ層、１３ ・高抵抗ＩｎＰ埋め込み層、１４１ｒ＋
Ｇ ａ Ａ ｓ Ｐ導波路層、２１ ・＝ Ｓ ｉ○
２膜、３トプロトン注入領域、３２・・・ｐ側電極、３
Ｂ −ｎ側電極、である。
発明を用いて作製した半導体レーザの作製工程を表す図
であり、第３図および第４図はそれぞれ従来の半導体レ
ーザの作製工程を表す図である。第５図は本発明を用い
て作製したＤＦＢ半導体レーザと半導体光変調器とを集
積した５ＰＩＣの作製方法と素子構造分表す図であり、
第６図は本発明を用いて作製した２波長半導体レーザと
先導波路との集積素子の作製方法と素子構造を表す図で
ある。第７図はストライブ幅と成長速度の関係を表す図
であり、第８図はＭＱＷ楕遣構造ェル厚と発光波長の関
係を表す図である。第９図は第６図と同じ２波長半導体
レーザと先導波路の集積素子の従来の作製方法による構
造を表す図である。 図中、１−ｎ −Ｉ ｎ Ｐ基板、２＝−ｎ−１ｎＰク
ラッド層、３・・・ＩｎＧａＡｓＰ活性層、４・・・ｐ
−ＩｎＰクラッド層、５−ｐ−ＩｎＰ層、６ ・ｐＩｎ
Ｐ層、７−ｐ” −Ｉ ｎＧａＡｓキ’ｌ＝ ツブ層、
８・・・ｐ−ＩｎＰ埋め込み層、９・・・ｎ−ＩｎＰ埋
め込み層、１０・−ｎ−Ｉ ｎＧａＡｓガイド層、１１
・・・ＭＱＷ活性層、１２・・・ｎ−ＩｎＰｎフェッチ
ップ層、１３ ・高抵抗ＩｎＰ埋め込み層、１４１ｒ＋
Ｇ ａ Ａ ｓ Ｐ導波路層、２１ ・＝ Ｓ ｉ○
２膜、３トプロトン注入領域、３２・・・ｐ側電極、３
Ｂ −ｎ側電極、である。
Claims (1)
- 【特許請求の範囲】 １、平坦な半導体表面に誘電体薄膜を形成した後、２本
の平行なストライプ状に加工し、選択的に結晶成長を行
い、前記ストライプにはさまれた領域に成長した半導体
層を活性領域や光導波路などに加工することを特徴とす
る、光半導体素子の製造方法。 ２、特許請求の範囲第１項記載の光半導体素子の製造方
法において、前記ストライプの幅を変化させることを特
徴とする、光半導体素子の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222928A JPH0750815B2 (ja) | 1990-08-24 | 1990-08-24 | 半導体光集積素子の製造方法 |
| EP94118307A EP0643461B1 (en) | 1990-08-24 | 1991-08-26 | Method for fabricating an optical semiconductor device |
| DE69128097T DE69128097T2 (de) | 1990-08-24 | 1991-08-26 | Verfahren zur Herstellung einer optischen Halbleitervorrichtung |
| DE69115596T DE69115596T2 (de) | 1990-08-24 | 1991-08-26 | Verfahren zur Herstellung einer optischen Halbleitervorrichtung |
| EP91114272A EP0472221B1 (en) | 1990-08-24 | 1991-08-26 | Method for fabricating an optical semiconductor device |
| US07/750,172 US5250462A (en) | 1990-08-24 | 1991-08-26 | Method for fabricating an optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222928A JPH0750815B2 (ja) | 1990-08-24 | 1990-08-24 | 半導体光集積素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8170997A Division JP2842387B2 (ja) | 1996-07-01 | 1996-07-01 | 半導体光集積素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105383A true JPH04105383A (ja) | 1992-04-07 |
| JPH0750815B2 JPH0750815B2 (ja) | 1995-05-31 |
Family
ID=16790062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2222928A Expired - Lifetime JPH0750815B2 (ja) | 1990-08-24 | 1990-08-24 | 半導体光集積素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750815B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563303A (ja) * | 1991-09-04 | 1993-03-12 | Agency Of Ind Science & Technol | 光機能素子の製造方法 |
| US5284791A (en) * | 1991-08-09 | 1994-02-08 | Nec Corporation | Method of making tunable semiconductor laser |
| JPH06216464A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | 光半導体素子の製造方法 |
| JPH08236856A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | 光半導体素子の製造方法 |
| US5565693A (en) * | 1993-01-07 | 1996-10-15 | Nec Corporation | Semiconductor optical integrated circuits |
| US5579155A (en) * | 1993-11-11 | 1996-11-26 | Nec Corporation | Semiconductor optical amplifier |
| JPH08334657A (ja) * | 1996-07-01 | 1996-12-17 | Nec Corp | 半導体光集積素子の製造方法 |
| JPH0946002A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体光素子およびその製造方法 |
| JPH0992935A (ja) * | 1995-09-23 | 1997-04-04 | Nec Corp | 光半導体素子及びその製造方法 |
| US5703974A (en) * | 1995-07-13 | 1997-12-30 | Nec Corporation | Semiconductor photonic integrated circuit and fabrication process therefor |
| JP2008251649A (ja) * | 2007-03-29 | 2008-10-16 | Anritsu Corp | 半導体発光素子およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159971A (ja) * | 1974-06-13 | 1975-12-24 | ||
| JPS6187385A (ja) * | 1984-10-05 | 1986-05-02 | Nec Corp | 埋め込み構造半導体レ−ザ |
| JPH01319986A (ja) * | 1988-06-21 | 1989-12-26 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
-
1990
- 1990-08-24 JP JP2222928A patent/JPH0750815B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159971A (ja) * | 1974-06-13 | 1975-12-24 | ||
| JPS6187385A (ja) * | 1984-10-05 | 1986-05-02 | Nec Corp | 埋め込み構造半導体レ−ザ |
| JPH01319986A (ja) * | 1988-06-21 | 1989-12-26 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5284791A (en) * | 1991-08-09 | 1994-02-08 | Nec Corporation | Method of making tunable semiconductor laser |
| JPH0563303A (ja) * | 1991-09-04 | 1993-03-12 | Agency Of Ind Science & Technol | 光機能素子の製造方法 |
| US5565693A (en) * | 1993-01-07 | 1996-10-15 | Nec Corporation | Semiconductor optical integrated circuits |
| US5770466A (en) * | 1993-01-07 | 1998-06-23 | Nec Corporation | Semiconductor optical integrated circuits and method for fabricating the same |
| JPH06216464A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | 光半導体素子の製造方法 |
| US5579155A (en) * | 1993-11-11 | 1996-11-26 | Nec Corporation | Semiconductor optical amplifier |
| JPH08236856A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | 光半導体素子の製造方法 |
| US5703974A (en) * | 1995-07-13 | 1997-12-30 | Nec Corporation | Semiconductor photonic integrated circuit and fabrication process therefor |
| JPH0946002A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体光素子およびその製造方法 |
| JPH0992935A (ja) * | 1995-09-23 | 1997-04-04 | Nec Corp | 光半導体素子及びその製造方法 |
| JPH08334657A (ja) * | 1996-07-01 | 1996-12-17 | Nec Corp | 半導体光集積素子の製造方法 |
| JP2008251649A (ja) * | 2007-03-29 | 2008-10-16 | Anritsu Corp | 半導体発光素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750815B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3104789B2 (ja) | 半導体光素子およびその製造方法 | |
| US8319229B2 (en) | Optical semiconductor device and method for manufacturing the same | |
| JP2959902B2 (ja) | 半導体レーザとそれを有する装置とその製造方法 | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| GB2282483A (en) | Semiconductor laser/modulator device | |
| US6327413B1 (en) | Optoelectronic device and laser diode | |
| US6224667B1 (en) | Method for fabricating semiconductor light integrated circuit | |
| KR100582114B1 (ko) | 반도체 디바이스 제작 방법 및 반도체 광 디바이스 | |
| JPH04105383A (ja) | 半導体光集積素子の製造方法 | |
| JP2701569B2 (ja) | 光半導体素子の製造方法 | |
| US7539228B2 (en) | Integrated photonic semiconductor devices having ridge structures that are grown rather than etched, and methods for making same | |
| JPWO2005074047A1 (ja) | 光半導体素子およびその製造方法 | |
| US12525765B2 (en) | Electroabsorption modulated laser | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2950302B2 (ja) | 半導体レーザ | |
| JP2001274511A (ja) | 導波路型光素子 | |
| JPH05251812A (ja) | 量子井戸構造光変調器付き分布帰還型半導体レーザおよびその製造方法 | |
| JPH09275240A (ja) | 導波路型光素子およびその作製方法 | |
| CN115280609B (zh) | 光学器件 | |
| JP4615184B2 (ja) | 分布帰還型半導体レーザ素子 | |
| JP5163355B2 (ja) | 半導体レーザ装置 | |
| JP2842387B2 (ja) | 半導体光集積素子の製造方法 | |
| JP2771276B2 (ja) | 半導体光集積素子とその製造方法 | |
| JP3255111B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 16 |