JPH04105391A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH04105391A JPH04105391A JP22132190A JP22132190A JPH04105391A JP H04105391 A JPH04105391 A JP H04105391A JP 22132190 A JP22132190 A JP 22132190A JP 22132190 A JP22132190 A JP 22132190A JP H04105391 A JPH04105391 A JP H04105391A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- printed wiring
- plating
- resist
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プリント配線板の製造方法に関するもので
ある。
ある。
従来の公知の内容としては、日経エレクトロニクスで報
じられている内容がある。
じられている内容がある。
（日経エレクトロニクス、 １９９０．３．１９． Ｐ
１３０）〔発明が解決しようとする課題〕 表面実装のためのはんだ付けは、ペーストはんだを付与
し、赤外線などの熱源で供給される熱エネルギーで、は
んだをリフローする方式が、一般に採用されている。表
面実装部品のり−ドピッチが狭くなるにしたがい、ペー
ストはんだ付与によるはんだ供給法では、リフロー時の
はんだブリッジなどの問題が発生することが指摘されて
いる。
１３０）〔発明が解決しようとする課題〕 表面実装のためのはんだ付けは、ペーストはんだを付与
し、赤外線などの熱源で供給される熱エネルギーで、は
んだをリフローする方式が、一般に採用されている。表
面実装部品のり−ドピッチが狭くなるにしたがい、ペー
ストはんだ付与によるはんだ供給法では、リフロー時の
はんだブリッジなどの問題が発生することが指摘されて
いる。
とくに、Ｑ、３ｍｍ以下のり−ドピッチの表面実装部品
の場合には、顕著になってくる。このため、あらかじめ
、プリント配線板に設けられたフローのパッドにはんだ
を付与することが提案されている。但し、プリント配線
板にはんだ付与する場合にも、はんだブリッジの不具合
が発生する。この発明の目的とするところは、プリント
配線板に局所的にはんだ付与する場合に、はんだブリッ
ジが発生せずに、かつ均一なはんだ量を供給できるプリ
ント配線板の製造方法を提供することにある。
の場合には、顕著になってくる。このため、あらかじめ
、プリント配線板に設けられたフローのパッドにはんだ
を付与することが提案されている。但し、プリント配線
板にはんだ付与する場合にも、はんだブリッジの不具合
が発生する。この発明の目的とするところは、プリント
配線板に局所的にはんだ付与する場合に、はんだブリッ
ジが発生せずに、かつ均一なはんだ量を供給できるプリ
ント配線板の製造方法を提供することにある。
上記の目的を達成するために、プリント配線板の製造工
程に用いられるはんだめっきを適当な厚さで付与し、ま
た必要な箇所のみに局所的に付与できる製造方法とした
ものである。また、このはんだ付与によって、外層パタ
ーン形成、ソルダーレジスト形成、防錆処理に影響を与
えない製造方法として、はんだ表面を有するエツチング
パターンの表面にマスキング材を貼り合わせる手段を取
り入れるものである。
程に用いられるはんだめっきを適当な厚さで付与し、ま
た必要な箇所のみに局所的に付与できる製造方法とした
ものである。また、このはんだ付与によって、外層パタ
ーン形成、ソルダーレジスト形成、防錆処理に影響を与
えない製造方法として、はんだ表面を有するエツチング
パターンの表面にマスキング材を貼り合わせる手段を取
り入れるものである。
一般的なはんだめっき工法での製造方法で、適当な厚さ
のはんだめっきを行い、その後導体パターンを形成する
ためのエツチングを行なう。このとき５リフロ一時には
んだを必要とする箇所にマスキング材を設けて、その他
のはんだ不要の箇所のはんだを除去する。このマスキン
グ材によって必要な箇所のはんだを残し、不要な箇所の
はんだを除去する。このマスキング材は、適当な処理工
程で取り除く。
のはんだめっきを行い、その後導体パターンを形成する
ためのエツチングを行なう。このとき５リフロ一時には
んだを必要とする箇所にマスキング材を設けて、その他
のはんだ不要の箇所のはんだを除去する。このマスキン
グ材によって必要な箇所のはんだを残し、不要な箇所の
はんだを除去する。このマスキング材は、適当な処理工
程で取り除く。
次に、本発明の実施例につき１図面を用いて詳細に説明
する。
する。
第１図、第２図は、表面実装用のりフローパッドの概念
図を示したものであり、リフローパッド１の間隔が狭く
なり、ソルダーレジスト２は、リフローパッドの間に設
けることが困難になりつつある。このために、表面実装
時のはんだブリッジの問題解決が困難になりつつある。
図を示したものであり、リフローパッド１の間隔が狭く
なり、ソルダーレジスト２は、リフローパッドの間に設
けることが困難になりつつある。このために、表面実装
時のはんだブリッジの問題解決が困難になりつつある。
第３図〜第６図は、従来の表面実装用プリント配線板の
製造方法の例である。第３図には、半田めっき工法で外
層パターンを形成する状態であり。
製造方法の例である。第３図には、半田めっき工法で外
層パターンを形成する状態であり。
適当な厚さのはんだめっき４を行い、エツチングにより
銅の導体パターン３を形成する。第４図のごとく、はん
だめっき４を除去して、銅の導体パターン３を露出させ
、第５図のごとく、ソルダーレジスト２を形成する。そ
の後、必要に応じて第６図のごとく、はんだ５を付与す
る。代表的な付与方法として、ソルダーコート法がある
。
銅の導体パターン３を形成する。第４図のごとく、はん
だめっき４を除去して、銅の導体パターン３を露出させ
、第５図のごとく、ソルダーレジスト２を形成する。そ
の後、必要に応じて第６図のごとく、はんだ５を付与す
る。代表的な付与方法として、ソルダーコート法がある
。
第７図〜第１３図は本発明の実施例である。第７図は、
第３回の説明と同じである。はんだめっき厚は、リフロ
ーはんだ付けに必要な量を確保できる厚さとする。この
後、第８図に示すマスキング材６を、はんだ付与の必要
箇所に設ける。このマスキング材は、用済後に容易に取
除くことができ、残渣などがないものがよい。例えば、
適当なものとしては、スクリーン印刷で塗布でき、さら
に耐熱・耐薬品性を有したピーラブルインキを応用すれ
ばよい。第９図のように、はんだめっき不要の箇所のは
んだめっき４を除去する。その後、第１０〜１１図に示
すように、マスキング材６を取り除き、ソルダーレジス
ト２を塗布し、必要に応じてフラッフなどを塗布して完
成する。また、第１２図、第１３図に示すように、マス
キング材６を残したままソルダーレジスト２を塗布し、
その後マスキング材６を取除く。フラックス塗布は、第
１２図のソルダーレジスト塗布後でもよい。また、第１
３図に示すマスキング材除去後でもよい。
第３回の説明と同じである。はんだめっき厚は、リフロ
ーはんだ付けに必要な量を確保できる厚さとする。この
後、第８図に示すマスキング材６を、はんだ付与の必要
箇所に設ける。このマスキング材は、用済後に容易に取
除くことができ、残渣などがないものがよい。例えば、
適当なものとしては、スクリーン印刷で塗布でき、さら
に耐熱・耐薬品性を有したピーラブルインキを応用すれ
ばよい。第９図のように、はんだめっき不要の箇所のは
んだめっき４を除去する。その後、第１０〜１１図に示
すように、マスキング材６を取り除き、ソルダーレジス
ト２を塗布し、必要に応じてフラッフなどを塗布して完
成する。また、第１２図、第１３図に示すように、マス
キング材６を残したままソルダーレジスト２を塗布し、
その後マスキング材６を取除く。フラックス塗布は、第
１２図のソルダーレジスト塗布後でもよい。また、第１
３図に示すマスキング材除去後でもよい。
いずれを選択するかは、フラックス塗布とプリント配線
板表面の不具合の状況による。
板表面の不具合の状況による。
Ｃ発明の効果〕
本発明により、外層パターン形成工程に、マスキング処
理を追加することで均一なはんだ量を、はんだブリッジ
などの不具合を発生することなく付与することができる
。
理を追加することで均一なはんだ量を、はんだブリッジ
などの不具合を発生することなく付与することができる
。
また、適当なマスキング材を選択することで、従来使用
しているフラックスを変更しないで済む。
しているフラックスを変更しないで済む。
第１図は平面図、第２図は第１図のＡ−Ａ’断面図、第
３図〜第６図は従来技術の場合の断面図であり、第７図
〜第１３図は本発明の実施例の断面図である。 ３・・・銅の導体パターン、 ４山はんだめっき。 ６１．、マスキング材、 ２・・ソルダーレジスト
。 ￥熟。 代理人弁理士 小 川 勝 男ノ 纂 ！ 図 纂 回 纂 図 纂 図 ８／３図 Ｆレ−ユ眉巴
３図〜第６図は従来技術の場合の断面図であり、第７図
〜第１３図は本発明の実施例の断面図である。 ３・・・銅の導体パターン、 ４山はんだめっき。 ６１．、マスキング材、 ２・・ソルダーレジスト
。 ￥熟。 代理人弁理士 小 川 勝 男ノ 纂 ！ 図 纂 回 纂 図 纂 図 ８／３図 Ｆレ−ユ眉巴
Claims (1)
- １．プリント配線板の外層パターン形成工程において、
めっきレジストとなるフォトレジストを形成し、通常の
銅めっき・はんだめっき，またははんだめっき処理を行
い、レジスト剥離・エッチングの後、所望の箇所のはん
だめっきを残すための適当なマスキング、例えばスクリ
ーン印刷でのピーラブルタイプインキによるレジストパ
ターンを形成し、その他の不要なはんだめっきを剥離し
た後、通常のソルダーレジスト塗布、銅表面処理及び前
記のマスキングを剥がす工程からなることを特徴とする
プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22132190A JPH04105391A (ja) | 1990-08-24 | 1990-08-24 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22132190A JPH04105391A (ja) | 1990-08-24 | 1990-08-24 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04105391A true JPH04105391A (ja) | 1992-04-07 |
Family
ID=16764973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22132190A Pending JPH04105391A (ja) | 1990-08-24 | 1990-08-24 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04105391A (ja) |
-
1990
- 1990-08-24 JP JP22132190A patent/JPH04105391A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03201589A (ja) | 片面プリント基板に２種類の部品を半田付けする方法 | |
| JPH04105391A (ja) | プリント配線板の製造方法 | |
| JP2586745B2 (ja) | 印刷配線板の製造方法 | |
| DE3328342C3 (de) | Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP3240687B2 (ja) | 電子部品の実装方法 | |
| JPH04151895A (ja) | プリント配線板への実装方法 | |
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JPH01173694A (ja) | 両面スルホールフィルムキャリアの製造方法 | |
| JP2682118B2 (ja) | プリント配線板の製造方法 | |
| JP3277402B2 (ja) | 電子部品のはんだ付け方法 | |
| JPS6030195A (ja) | リ−ド接続方法 | |
| JPH02265294A (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH11145607A (ja) | 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板 | |
| JP3051132B2 (ja) | 電子部品の実装方法 | |
| JPS589392A (ja) | 印刷回路基板の製造方法 | |
| JPS62102589A (ja) | 両面接続式可撓性回路基板の製造法 | |
| JPS61242095A (ja) | 印刷配線基板の製造方法 | |
| JP3439103B2 (ja) | ソルダーバンプ形成方法 | |
| JPH06181380A (ja) | 表面実装用基板およびその製造方法 | |
| JPH04135056A (ja) | 半田転写フィルム | |
| JPS61264782A (ja) | プリント配線板とその製造方法 | |
| JPH04181797A (ja) | プリント配線板におけるクリーム半田の塗布方法 |