JPH04105446A - データ送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ伝送のデータ送受信装置に利用する。

特に、疑似キャリア方式によりデータを送受信するデー
タ送受信装置に関するものである。

〔概要〕

本発明のデータ送受信装置において、 データ信号終了後の連続アイドルパタン検出ビット数と
同じピント数分遅延された受信信号に基づきデータ開始
パタンの検出を行い、遅延されない受信信号に基づきデ
ータ信号終了後の連続アイドルパタンの検出を行うこと
により、 受信データ信号中に受信データと見分けのつかない余分
なビットが存在することがないようにしたものである。

〔従来の技術〕

第３図は従来例のデータ送受信装置のブロック構成図で
ある。第４図は従来例のデータ送受信装置の各部分の信
号波形のタイミングチャートである。

従来、疑似キャリア方式によるデータ送受信装置は、第
３図に示すように、受信信号１１を人力するシフトレジ
スタ回路５と、シフトレジスタ回路５の出力から規定デ
ータ信号開始終了パタンを検出するデータ信号開始終了
検出回路３と、受信信号１１を人力しデータ信号開始終
了パタン検出回路３出力により制御され受信信号１１の
データ信号である受信データ信号１４を端末装置に出力
する制御回路４を備える。

第４図において、疑似キャリア方式では、対向データ送
信装置は、送信データ　（受信信号１１）がデータ信号
でないときにはある所定アイドルレノくタンＡを送信す
る。データ信号を送信するときにはその前に規定データ
信号開始ノくタンＢのあらかじめ定められたビット数Ｘ
を送信してからデータ信号を送信し、データ信号送信が
終了すると再び所定アイドルパタンＡを送信している。

シフトレジスタ回路５は、上記あらかじめ定約られたビ
ット数Ｙのシフトレジスタ回路である。

データ信号開始終了パタン検出回路３は、シフトレジス
タ回路５の各段出力を監視し、受信信号１１中に規定デ
ータ信号開始パタンＢのあらかじめ定於られたビット数
Ｋを検出するとただちにデータ検出信号１３を「オン」
とする。また、データ信号が終了した後の所定アイドル
パタンＡをあらかじめ定められたビット数Ｋを検出する
とただちにデータ検出信号１３を「オフ」とする。

制御回路４は、データ検出信号１３が「オン」の場合に
は、受信信号１１を受信データ信号１４とし、また「オ
フ」の場合には、マークにホールドした信号を受信デー
タ１４として出力する。

〔発明が解決しようとする課題〕

しかし、このような従来例のデータ送受信装置では、デ
ータ終了後の所定アイドルパタンＡを検知する期間はデ
ータ信号開始終了パタン検出回路３のデータ検出信号１
３が「オン」のままであるためにこの期間の所定アイド
ルパタンＡは受信データと見分けがつかないので受信デ
ータ１４として出力される欠点があった。

本発明は上記の欠点を解決するもので、受信データ信号
中に受信データの見分けのつかない余分なビットが存在
することがないデータ送受信装置を提供することを目的
とする。

〔課題を解決するための手段〕

本発明は、対向データ送信装置から受信した受信信号の
規定データ開始パタンを検出してデータ検出信号を「オ
ン」にし、この受信信号の所定アイドルパタンを検出し
てこのデータ検出信号を「オフ」にするデータ信号開始
終了検出回路と、上記データ検出信号が「オン」のとき
に上記受信信号を受信データ信号として端子装置に出力
し、上記データ検出信号が「オフ」のときにマークにホ
ールドした信号を受信データ信号として出力する制御回
路とを備えたデータ送受信装置において、上記受信信号
を受信して上記データ信号開始パタン検出用シフトレジ
スタ回路に与えるアイドルパタン検出用シフトレジスタ
回路と、上記アイドルパタン検出用ソフトレジスタ回路
の出力信号をデータ信号終了後の連続所定アイドルパタ
ン検出ビット数と同じビット数分遅延して上記データ信
号開始終了検出回路に与えるデータ信号開始パタン検出
用シフトレジスタ回路とを備えたことを特徴とする。

また、上記受信信号は、データ信号と、データ信号でな
いときに送信する所定アイドルパタンと、データ信号の
直前に付加される規定データ信号開始パタンとで構成さ
れることができる。

〔作用〕

アイドルパタン検出用シフトレジスタ回路は受信信号を
受信してデータ信号開始パタン検出用シフトレジスタ回
路に与える。データ信号開始パタン検出用シフトレジス
タ回路はアイドルパタン検出用シフトレジスタ回路の出
力信号をデータ信号終了後の連続所定アイドルパタン検
出ビット数と同じビット数分遅延してデータ信号開始終
了検出回路に与える。

また、受信信号は、データ信号と、データ信号でないと
きに送信する所定アイドルパタンと、データ信号の直前
に付加される規定データ信号開始パタンとで構成される
。

以上により受信データ中に受信データと見分けのつかな
い余分なビットが存在することがないようにできる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明のデータ送受信装置のブロック構成図である
。第１図において、データ送受信装置は、対向データ送
信装置から受信した受信信号１１の規定データ開始パタ
ンＢを検出してデータ検出信号１３を「オン、・にし、
この受信信号１１の所定アイドルパタンＡを検出してこ
のデータ検出信号１３を「オフＪにするデータ信号開始
終了検出回路３と、データ検出信号１３が「オン」のと
きに受信信号１１を受信データ信号１４として端末装置
に出力し、データ検出信号１３が「オフ」のときにでり
にホールドした信号を受信データ信号１４として出力す
る制御回路４とを備える。

ここで本発明の特徴とするところは、 受信信号１１を受信してデータ信号開始パタン検出用シ
フトレジスタ回路２に与えるアイドルパタン検出用シフ
トレジスタ回路１と、アイドルパタン検出用シフトレジ
スタ回路１の出力信号をデータ信号終了後の連続所定ア
イドルパタン検出ピント数と同じビット数分遅延してデ
ータ信号開始終了検出回路３に与えるデータ信号開始パ
タン検出用シフトレジスタ回路２とを備えたことにある
。

また、受信信号１１は、データ信号と、データ信号でな
いときに送信する所定アイドルパタン八と、データ信号
の直前に付加される規定データ信号開始パタンＢとで構
成される。

このような構成のデータ送受信装置の動作について説明
する。第２図は本発明のデータ送受信装置の各部分の信
号波形のタイミングチャートである。第１図および第２
図において、受信信号１１は、データ信号でないときは
常時所定アイドルパタンＡで、データ信号が始まる直前
にあらかじめ定めたピッ）Ｘの規定データ開始パタンＢ
がきてデータ信号となる。データ信号が終了すると再び
所定アイドルパタンＡとなる（疑似キャリア方式）。

データ信号開始パタン検出用シフトレジスタ回路２は、
受信信号１１を遅延しくたとえばビット数Ｙ遅延する。

）、遅延受信信号１２を出力する。データ信号開始パタ
ン検出用レジスタ回路２は、規定データ開始パタンＢの
ビット数Ｘと同ビット数のシフトレジスタ回路であり、
各段の出力をデータ信号開始終了検出回路３で監視され
ている。データ信号開始終了検出回路３は、遅延受信信
号１２中にビット数Ｘの規定データ開始パタンＢを検知
すると、ただちにデータ検出信号１３を「オン」にする
。

また、データ信号開始終了検出回路３は、データ信号開
始パタン検出用シフトレジスタ回路２の各段の出力も監
視しており、受信信号１１中に連続した所定アイドルパ
タンＡのビット数Ｙを検出するとただちにデータ検出信
号１３を「オフ」とする。

制御回路４は、データ検出信号１３が「オン」の場合に
のみ遅延受信信号１２を受信データ信号１４として端末
装置に出力し、また「オフ」の場合には出力をマークに
ホールドして受信データ信号１４として出力する。した
がって、データ検出信号１３が「オン」のときに受信デ
ータ信号１４中にデータ信号と見分けのつかない余分な
ビットが存在することがない。

〔発明の効果〕

以上説明したように、本発明は、受信データ中に受信デ
ータと見分けのつかない余分なビットが存在することが
な（なる優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例データ送受信装置のブロック構
成図。 第２図は本発明のデータ送受信装置の各部分の信号波形
のタイミングチャート。 第３図は従来例のデータ送受信装置のブロック構成図。 第４図は従来例のデータ送受信装置の各部分の信号波形
のタイミングチャート。 １・・・アイドルパタン検出用シフトレジスタ回路、２
・・・データ信号開始パタン検出用シフトレジスタ回路
、３・・・データ信号開始終了検出回路、４・・・制御
回路、１１・・・受信信号、１２・・・遅延受信信号、
１３・・・データ検出信号、１４・・・受信データ信号
、Ａ・・・所定アイドルパタン、Ｂ・・・規定データ開
始パタン。

Claims (1)

1. 【特許請求の範囲】 １、対向データ送信装置から受信した受信信号の規定デ
   ータ開始パタンを検出してデータ検出信号を「オン」に
   し、この受信信号の所定アイドルパタンを検出してこの
   データ検出信号を「オフ」にするデータ信号開始終了検
   出回路と、 上記データ検出信号が「オン」のときに上記受信信号を
   受信データ信号として端子装置に出力し、上記データ検
   出信号が「オフ」のときにマークにホールドした信号を
   受信データ信号として出力する制御回路と を備えたデータ送受信装置において、 上記受信信号を受信して上記データ信号開始パタン検出
   用シフトレジスタ回路に与えるアイドルパタン検出用シ
   フトレジスタ回路と、 上記アイドルパタン検出用シフトレジスタ回路の出力信
   号をデータ信号終了後の連続所定アイドルパタン検出ビ
   ット数と同じビット数分遅延して上記データ信号開始終
   了検出回路に与えるデータ信号開始パタン検出用シフト
   レジスタ回路とを備えたことを特徴とするデータ送受信
   装置。 ２、上記受信信号は、データ信号と、データ信号でない
   ときに送信する所定アイドルパタンと、データ信号の直
   前に付加される規定データ信号開始パタンとで構成され
   た請求項１記載のデータ送受信装置。