JPH0410572A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JPH0410572A
JPH0410572A JP11195390A JP11195390A JPH0410572A JP H0410572 A JPH0410572 A JP H0410572A JP 11195390 A JP11195390 A JP 11195390A JP 11195390 A JP11195390 A JP 11195390A JP H0410572 A JPH0410572 A JP H0410572A
Authority
JP
Japan
Prior art keywords
layer
titanium
conductive film
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11195390A
Other languages
English (en)
Inventor
Iku Mikagi
三ヶ木 郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11195390A priority Critical patent/JPH0410572A/ja
Publication of JPH0410572A publication Critical patent/JPH0410572A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は半導体集積回路装置及びその製造方法に関し、
特に、コンタクト抵抗の低減、コンタクト部のエレクト
ロマイグレーション耐性及びストレスマイグレーション
耐性の向上並びに耐熱性の向上を図った配線構造を宵す
る半導体集積回路装置及びその製造方法に関する。
[従来の技術] 第3図(a)乃至(C)は従来の半導体集積回路装置の
製造方法を工程順に示す断面図である。
先ず、第3図(a)に示すように、フォトリソグラフィ
、ドライエツチング、イオン注入、熱拡散及びCVD等
の既知の手法を使用して、半導体基板1の表面にP型又
はN型の拡散領域4を選択的に形成し、拡散領域4上に
厚さが例えば0.05乃至0.2μmのチタニウムケイ
化物層5を選択的に形成し、全面に膜厚が例えば0.5
乃至1.0μmのシリコン酸化膜又はシリコン窒化膜等
からなる層間絶縁膜2を形成した後、チタニウムケイ化
物層S上の層間絶縁膜2にコンタクトホール3を形成す
る。
次に、第3図(b)に示すように、スパッタリング法、
反応性スパッタリング法又はCVD法等の既知の手法を
使用して、全面にチタニウム−タングステン合金又は窒
化チタニウム等のバリアメタルを被着することにより、
膜厚が例えば0.1乃至0.3μmの導電膜8(第1層
)を形成する。次いで、D、C,マグネトロンスパッタ
リング法により成膜パワーが2乃至10kW、圧力が5
乃至20 mTorrの条件で、全面にアルミニウム又
はアルミニウム合金を被着することにより、膜厚が例え
ば0.50乃至I、00μmの導電膜9(第2層)を形
成する。この場合、前記アルミニウム合金にはシリコン
、銅又はパラジウム等の添加元素を最大で約5重量%含
有させる。
次に、第3図(C)に示すように、既知の技術であるg
線又はi線を使用したフォトリングラフィ法、及びBC
f3、SFe又はCF4等をエツチングガスとして使用
したドライエツチング法により、導電膜8,9の不要部
分を選択的に除去することにより配線をパターン形成す
る。これにより、拡散領域4上に、チタニウムケイ化物
層5と導電M8と導電膜9からなる配線との積層構造が
形成される。
このように構成される従来の半導体集積回路装置におい
ては、チタニウムケイ化物層5は拡散層抵抗及びコンタ
クト抵抗を低減し、オーミック接合性を確保するために
設けられている。また、チタニウム−タングステン合金
又は窒化チタニウム等のバリアメタルからなる導電膜8
は、チタニウムケイ化物層5と導電膜9との反応を抑制
し、コンタクト部のエレクトロマイグレーション(E、
M、)及びストレスマイグレーション(S、M、)を抑
制すると共に、配線接続部の耐熱性を向上させるために
設けられている。更に、アルミニウム又は所定の元素を
添加したアルミニウム合金からなる導電膜9は、配線全
体の電気抵抗を低減するために設けられている。
[発明が解決しようとする課題] しかしながら、上述した従来の半導体集積回路装置にお
いては、導電膜8の材料として使用されるタングステン
合金及び窒化チタニウムは、バリアメタルとして要求さ
れる低反応性及び低電気抵抗性の両特性を同時に満足す
ることが困難である。
このため、信頼性が高く、高性能の半導体集積回路装置
を得ることが困難であるという問題点がある。
また、従来の半導体集積回路装置の製造方法においては
、全面にバリアメタルを堆積させることにより導電膜8
を形成するので、導電膜8はコンタクトホール3内のチ
タニウムケイ化物層5上にバリアメタルとして必要な膜
厚を確保する必要上、層間絶縁膜2上においては必要以
上に厚く形成されてしまう。このため、配線をパターン
形成する際のエツチング工程が困難になるという欠点も
ある。
本発明はかかる問題点に鑑みてなされたものであって、
電気的特性が優れていると共に、長期的信頼性が高い半
導体集積回路装置及びこの半導体集積回路装置を容易に
製造することができる製造方法を提供することを目的と
する。
[課題を解決するための手段] 本発明に係る半導体集積回路装置は、半導体基板上に設
けられた金属ケイ化物層と、この金属ケイ化物層上に設
けられたチタニウム層と、このチタニウム層上に設けら
れたチタニウムホウ化物層と、このチタニウムホウ化物
層上に設けられた単層又は複数層の導電膜からなる配線
とを有することを特徴とする。
また、本発明に係る半導体集積回路装置の製造方法は、
半導体基板上に層間絶縁膜を被着する工程と、この層間
絶縁膜を選択的に開口し露出した前記半導体基板上に金
属ケイ化物層を選択的に形成する工程と、この金属ケイ
化物層上にチタニウム層を選択的に形成する工程と、こ
のチタニウム層上にチタニウムホウ化物層を選択的に形
成する工程と、全面に導電膜を被着する工程と、前記導
電膜を選択的に除去することにより配線をパターン形成
する工程とを有することを特徴とする。
[作用コ 本発明においては、半導体基板の表面に配置された拡散
領域又は多結晶シリコン層等の上に、金属ケイ化物層と
、チタニウム層と、チタニウムホウ化物層と、単層又は
複数層の導電膜からなる配線とが形成されている。前記
金属ケイ化物層は、前記半導体基板の表面の拡散層抵抗
及びコンタクト抵抗を低減し、オーミック接合性を確保
するために設けられている。一方、前記チタニウムホウ
化物層は、従来からバリアメタルとして使用されている
タングステン系合金及び窒化チタニウム等に比して電気
抵抗が低く、融点が高く、化学的安定性が高いため、コ
ンタクト部におけるエレクトロマイクレージロン耐性及
びストレスマイグレーション耐性の向上を目的として設
けられている。
そして、前記金属ケイ化物層と前記チタニウムホウ化物
層との間に前記チタニウム層を介在させることにより、
両者間の密着性が確保されている。
また、前記チタニウム層はコンタクト抵抗を低減する作
用も有する。このように、前記半導体基板と前記導電膜
との間に前記金属ケイ化物層、前記チタニウム層及び前
記チタニウムホウ化物層からなる3層構造のバリア層が
設けられているため、前記半導体基板と前記導電膜と間
の反応を防止することかできると共に、配線の電気抵抗
を低減することができる。従って、本発明に係る半導体
集積回路装置は電気的特性が優れていると共に、長期的
信頼性が高い。
また、最上層の導電膜は、単層のもの又は複数の導電膜
を積層した積層構造のもののいずれを使用してもよい。
例えば、前記導電膜は、従来と同様にして、2層構造(
下層及び上層)にすることができる。この場合、下層と
してタングステン系合金又は窒化チタニウム等からなる
ものを使用し、上層としてアルミニウム合金等からなる
ものを使用すると、配線全体として、エレクトロマイグ
レーシジン及びストレスマイグレーシロン耐性の向上、
耐熱性の向上及び電気抵抗の低減を図ることができる。
一方、本発明方法においては、半導体基板上に層間絶縁
膜を被着し、この層間絶縁膜を選択的に開口し、露出し
た前記半導体基板上に金属ケイ化物層を選択的に形成し
た後に、この金属ケイ化物層上にチタニウム層及びチタ
ニウムホウ化物層を選択的に積層形成する。その後、全
面に導電膜を被着し、この導電膜を選択的に除去するこ
とにより配線をパターン形成する。このように、前記層
間絶縁膜の開口部内の前記半導体基板上に前記金属ケイ
化物層、前記チタニウム層及び前記チタニウムホウ化物
層を選択的に形成するため、前記導電膜は前記半導体基
板に対するバリア性を特に必要とせず、従来のように半
導体基板に対するバリア性を考慮して厚く形成する必要
がない。従って、全面に形成された前記導電膜を選択的
に除去することにより配線をパターン形成する際に前記
導電膜を容易に除去することができ、上述の如く優れた
半導体集積回路装置を容易に製造することができる。
また、本発明方法においては、半導体基板としてシリコ
ン基板を使用し、金属ケイ化物層としてチタニウムケイ
化物層を使用する場合、半導体基板上に層間絶縁膜を被
着し、この層間絶縁膜を選択的に開口し、露出した半導
体基板上にチタニウム層を選択的に形成した後に、前記
半導体基板と前記チタニウム層とを反応させることによ
り、前記半導体基板と前記チタニウム層との間にチタニ
ウムケイ化物層を設けることもできる。
更に、チタニウムホウ化物層はチタニウム層を形成した
後に、このチタニウム層の表面をホウ化処理することに
より形成することもできる。
なお、本発明はMOS型又はバイポーラ型等の半導体集
積回路装置の種類に拘らず、配線層を有する全ての半導
体集積回路装置に適用できるということは勿論である。
[実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
第1図(a)乃至(d)は本発明の第1の実施例に係る
半導体集積回路装置の製造方法を工程順に示す断面図で
ある。
先ず、第1図(a)に示すように、フォトリングラフィ
、ドライエツチング、イオン注入、熱拡散及びCVD等
の既知の手法を使用して、半導体基板1の表面にP型又
はN型の拡散領域4を選択的に形成し、拡散領域4上に
厚さが例えば0.05乃至0.3μmのチタニウムケイ
化物層5を選択的に形成し、全面に膜厚が例えば0.5
乃至1.0μmのシリコン酸化膜又はシリコン窒化膜等
からなる層間絶縁膜2を形成した後、チタニウムケイ化
物層S上の層間絶縁膜2にフンタクトホール3を開口す
る。
次に、第1図(b)に示すように、既知の技術であるり
、C,マグネトロンスパッタリング法により成膜パワー
が1乃至10kW、成膜圧力が5乃至30mTorrの
条件で、全面に膜厚が例えば0.05乃至0.30μm
のチタニウム層6を被着する。次に、フォトレジスト膜
又は有機平坦化剤を使用したエツチングバック法により
チタニウム層6を選択的に除去することにより、コンタ
クトホール3内(チタニウムケイ化物層5上も含む)に
のみチタニウム層6を残留させる。次に、B又はBF2
をソースとしたイオン注入法により、注入エネルギーが
30乃至90 key1注大イオン量がlXl0”乃至
5×1019個/cm3、注入角度が0乃至数度(注入
角度は注入面に対して垂直の方向に対する傾斜角度であ
る)の条件にて、チタニウム層6の表面にホウ素イオン
を注入する。即ち、チタニウム層6の表面をホウ化処理
する。このようにしてチタニウム層6にホウ素イオンを
注入すると、低温での非平衡反応が起こるため、熱処理
を施さなくてもチタニウム層6の表面にチタニウムホウ
化物層7が形成される。このチタニウムホウ化物層7は
TiB2という組成を有し、化学的に極めて安定してい
ると共に、比抵抗が数μΩ・ciIと低い。例えば、ホ
ウ素イオンの注入角度を0度(注入面に垂直)とした場
合、チタニウムホウ化物層7はコンタクトホール3の底
部にのみ形成され、拡散領域4上にはチタニウムケイ化
物層5、チタニウム層6及びチタニウムホウ化物層7か
らなる3層構造が形成される。その後、非酸化雰囲気中
で例えば約300乃至400℃に加熱して熱処理するこ
とにより、チタニウムホウ化物層7を安定化させる。
なお、チタニウムホウ化物層7の厚さは上述のイオン注
入エネルギー、注入イオン量、注入角度及び熱処理条件
により異なるため、個々の半導体集積回路装置について
個別的に最適条件を設定すればよい。また、チタニウム
ホウ化物層7は、全面にチタニウムホウ化物層7を被着
した後、このチタニウムホウ化物層7を選択的に除去し
てチタニウム層θ上にのみこれを残留させることにより
形成することもできる。
次に、第1図(C)に示すように、D、C,マグネトロ
ンスパッタリング法又は反応性スパッタリング法等の既
知の手法により、成膜パワーが1乃至10に!、成膜圧
力が5乃至30 mTorrの条件にて、全面にタング
ステン、チタニウム−タングステン合金又は窒化チタニ
ウム等を被着することにより、膜厚が例えば約0.1μ
mの導電膜8(第1層)を形成する。次いで、D、C,
マグネトロンスパッタリング法により、成膜パワーが2
乃至10に!、成膜圧力が5乃至30 mTorrの条
件にて、全面にアルミニウム合金を被着することにより
、膜厚が例えば0.5乃至1.0μmの導電膜9(第2
層)を形成する。この場合、前記アルミニウム合金には
シリコン、銅又はパラジウム等のようにエレクトロマイ
グレーション及びストレスマイグレーションを抑制する
効果を有する添加元素を最大で約5重量%含有させる。
次に、第1図(d)に示すように、g線又はi線を使用
したフォトリソグラフィ技術、及びBCノ。、SF6又
はCF 4等をエツチングガスとして使用したドライエ
ツチング法により、導電膜8及び導電膜9の不要部分を
選択的に除去することにより配線をパターン形成する。
このように構成される半導体集積回路装置においては、
拡散領域4上にチタニウムケイ化物層5とチタニウム層
6とチタニウムホウ化物層7と導電膜8及び導電膜9か
らなる配線との積層構造が形成されている。チタニウム
ケイ化物層5は拡散層抵抗及びコンタクト抵抗を低減し
、オーミック接合性を確保するために設けられている。
一方、チタニウムホウ化物層7は、従来からバリアメタ
ルとして使用されているタングステン系合金及び窒化チ
タニウム等に比して電気抵抗が低く、融点が高く、化学
的安定性が高いため、コンタクト部におけるエレクトロ
マイグレーション耐性及びストレスマイグレーション耐
性の向上を目的として設けられている。そして、チタニ
ウムケイ化物層5とチタニウムホウ化物層7との間にチ
タニウム層6を介在させることにより、両者間の密着性
が確保されている。また、チタニウム層6はコンタクト
抵抗を低減する作用も有する。最上層の導電膜としては
、従来と同様にして、導電膜8及び導電膜9が設けられ
ている。導電膜8はタングステン系合金又は窒化チタニ
ウム等により構成されていて、配線全体のエレクトロマ
イグレーシロン及びストレスマイグレーション耐性を向
上させると共に、配線全体の耐熱性を向上させるために
設けられている。導電膜9は所定の元素を添加したアル
ミニウム合金により構成されていて、配線全体のエレク
トロマイグレーシロン及びストレスマイグレーション耐
性を向上させると共に、配線全体の電気抵抗を低減する
ために設けられている。
このように、本実施例においては、拡散領域4と導電膜
8との間にチタニウムケイ化物層5、チタニウム層6及
びチタニウムホウ化物層7からなる3層構造のバリア層
が設けられているため、拡散領域4と導電膜8ど間の反
応を防止することができると共に、配線層の電気抵抗を
低減することができる。従って、本実施例に係る半導体
集積回路装置は電気的特性が優れていると共に、長期的
信頼性が高い。
また、本実施例方法においては、コンタクトホール3内
の拡散領域4上にチタニウムケイ化物層5、チタニウム
層6及びチタニウムホウ化物層7を選択的に積層形成し
た後に、全面に導電膜8゜9を積層形成する。このよう
に拡散領域4上にチタニウムケイ化物層5、チタニウム
層6及びチタニウムホウ化物層7を形成するため、導電
膜8は拡散領域4に対するバリア性を特に必要とせず、
従来のように厚く形成する必要がない。従って、全面に
形成された導電膜8,9を選択的に除去して配線をパタ
ーン形成する際に、エツチング等により導電膜8を容易
に除去することができ、上述の如く優れた半導体集積回
路装置を容易に製造することができる。
第2図(a)乃至(d)は本発明の第2の実施例に係る
半導体集積回路装置の製造方法を工程順に示す断面図で
ある。
先ず、第2図(a)に示すように、多結晶シリコン層1
0上にシリコン酸化膜又はシリコン窒化膜からなる層間
絶縁膜2を被着した後に、既知の技術を使用して、バイ
ポーラトランジスタのエミッタ引出部分の層間絶縁膜2
にコンタクトホール3を開口する。このコンタクトホー
ル3が層間接続部となる。次に、D、C,マグネトロン
スパッタリング法により成膜パワーが2乃至tOkL成
膜圧力が5乃至30 mTorrの条件で、全面に膜厚
が例えば0、IO乃至0.40μmのチタニウム層6を
堆積させる。
次に、実施例1と同様にして、エツチングバック法によ
りチタニウム層6を選択的に除去することにより、コン
タクトホール3内(多結晶シリコン層10上も含む)に
のみチタニウム層6を残留させる。次いで、石英炉及び
ランプアニーラ−等を使用して、非酸化性雰囲気中で4
00乃至600°Cに加熱することにより熱処理を行な
い、多結晶シリコン層10とチタニウム層6とを反応さ
せて両者の界面に厚さが0.05乃至0.20μmのチ
タニウムケイ化物層5を形成する。
次に、第2図(b)に示すように、B2H8をホウ化ガ
スとした低圧プラズマホウ化法により、例えば成膜パワ
ーが0.2乃至1に!、成膜圧力が20乃至500 m
Torrの条件でチタニウム層6の表面のみをホウ化処
理することにより、厚さが0.05乃至0.20μmで
あってT i B 2の組成を有するチタニウムホウ化
物層7を形成する。
次に、第2図(C)に示すように、D、C,マグネトロ
ンスパッタリング法又は反応性スパッタリング法等の既
知の手法により、成膜パワーが2乃至10kW1成膜圧
力が5乃至30 mTorrの条件にて、全面にタング
ステン、チタニウム−タングステン合金又は窒化チタニ
ウム等を被着することにより、膜厚が例えば約0.10
μmの導電膜8(第1層)を形成する。次いで、D、C
,マグネトロンスパッタリング法により、成膜パワーが
2乃至10kW1成膜圧力が5乃至30 mTorrの
条件にて、全面にアルミニウム合金を被着することによ
り、膜厚が例えば0.5乃至1.0μmの導電膜9(第
2層)を形成する。前記アルミニウム合金にはシリコン
、銅又はパラジウム等のようにエレクトロマイグレーシ
ョン及びストレスマイグレーションを抑制する効果を有
する添加元素を最大で約5重量%含有させる。
次に、第2図(d)に示すように、g線又はi線を使用
したフォトリングラフィ技術、及びBCl3、Sr1又
はCF 4等をエツチングガスとして使用したドライエ
ツチング法により、導電M8及び導電膜9の不要部分を
選択的に除去することにより配線をパターン形成する。
本実施例方法においては、チタニウムケイ化物層5は多
結晶シリコン層10とチタニウム層6とを反応させるこ
とにより両者の界面に形成されており、第1の実施例と
同様にして、電気的特性が優れていると共に、長期的信
頼性が高い半導体集積回路装置を容易に製造することが
できる。
[発明の効果コ 以上説明したように、本発明に係る半導体集積回路装置
によれば、半導体基板上に設けられた金属ケイ化物層と
、この金属ケイ化物層上に設けられたチタニウム層と、
このチタニウム層上に設けられたチタニウムホウ化物層
とからなる積層構造体の上に、単層又は複数層の導電膜
からなる配線を設けたから、前記半導体基板と前記導電
膜と間の反応を防止することができると共に、配線の電
気抵抗を低減することができる。従って、本発明の半導
体集積回路装置は電気的特性が優れていると共に、長期
的信頼性が高い。
また、本発明方法によれば、半導体基板上に層間絶縁膜
を被着し、この層間絶縁膜を選択的に開口し、露出した
前記半導体基板上に金属ケイ化物層、チタニウム層及び
チタニウムホウ化物層を選択的に積層形成した後に、全
面に導電膜を被着し、この導電膜を選択的に除去するこ
とにより配線をパターン形成するから、前記導電膜は前
記半導体基板に対するバリア性を特に必要とせず、従来
のように厚く形成する必要がない。従って、前記導電膜
を容易に除去することができ、上述の如く優れた半導体
集積回路装置を容易に製造することができる。
【図面の簡単な説明】
第1図(a)乃至(d)は本発明の第1の実施例に係る
半導体集積回路装置の製造方法を工程順に示す断面図、
第2図(a)乃至(cl)は本発明の第2の実施例に係
る半導体集積回路装置の製造方法を工程順に示す断面図
、第3図(a)乃至(C)は従来の半導体集積回路装置
の製造方法を工程順に示す断面図である。 1;半導体基板、2;層間絶縁膜、3;コンタクトホー
ル、4;拡散領域、5;チタニウムケイ化物層、6;チ
タニウム層、7;チタニウムホウ化物層、8,9;導電
膜、10;多結晶シリコン層

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板上に設けられた金属ケイ化物層と、こ
    の金属ケイ化物層上に設けられたチタニウム層と、この
    チタニウム層上に設けられたチタニウムホウ化物層と、
    このチタニウムホウ化物層上に設けられた単層又は複数
    層の導電膜からなる配線とを有することを特徴とする半
    導体集積回路装置。
  2. (2)半導体基板上に層間絶縁膜を被着する工程と、こ
    の層間絶縁膜を選択的に開口し露出した前記半導体基板
    上に金属ケイ化物層を選択的に形成する工程と、この金
    属ケイ化物層上にチタニウム層を選択的に形成する工程
    と、このチタニウム層上にチタニウムホウ化物層を選択
    的に形成する工程と、全面に導電膜を被着する工程と、
    前記導電膜を選択的に除去することにより配線をパター
    ン形成する工程とを有することを特徴とする半導体集積
    回路装置の製造方法。
  3. (3)半導体基板上に層間絶縁膜を被着する工程と、こ
    の層間絶縁膜を選択的に開口し露出した前記半導体基板
    上にチタニウム層を選択的に形成する工程と、前記半導
    体基板と前記チタニウム層とを反応させて前記半導体基
    板と前記チタニウム層との間にチタニウムケイ化物層を
    生成する工程と、前記チタニウム層上にチタニウムホウ
    化物層を選択的に形成する工程と、全面に導電膜を被着
    する工程と、前記導電膜を選択的に除去することにより
    配線をパターン形成する工程とを有することを特徴とす
    る半導体集積回路装置の製造方法。
  4. (4)前記チタニウムホウ化物層は前記チタニウム層の
    表面をホウ化処理することにより形成することを特徴と
    する請求項2又は3に記載の半導体集積回路装置の製造
    方法。
JP11195390A 1990-04-27 1990-04-27 半導体集積回路装置及びその製造方法 Pending JPH0410572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11195390A JPH0410572A (ja) 1990-04-27 1990-04-27 半導体集積回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11195390A JPH0410572A (ja) 1990-04-27 1990-04-27 半導体集積回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0410572A true JPH0410572A (ja) 1992-01-14

Family

ID=14574298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11195390A Pending JPH0410572A (ja) 1990-04-27 1990-04-27 半導体集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0410572A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
US5977636A (en) * 1997-01-17 1999-11-02 Micron Technology, Inc. Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
US5903054A (en) * 1993-12-23 1999-05-11 Stmicroelectronics, Inc. Integrated circuit with improved pre-metal planarization
US5977636A (en) * 1997-01-17 1999-11-02 Micron Technology, Inc. Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride

Similar Documents

Publication Publication Date Title
KR940010520B1 (ko) 반도체장치 및 그 제조방법
KR19980039906A (ko) 반도체 장치의 금속배선 및 그 형성방법
JPH0936228A (ja) 配線形成方法
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
CN1231510A (zh) 去除氮化硅保护层针孔的方法
JPH0226055A (ja) 半導体装置の製造方法
US20010034128A1 (en) Deposition method for wiring thin film
JP3186053B2 (ja) 半導体集積回路装置の金属配線構造の形成方法
JPH0410572A (ja) 半導体集積回路装置及びその製造方法
JPS60182133A (ja) 半導体装置の製造方法
JP3194793B2 (ja) 半導体装置の製造方法
JPH0194657A (ja) 半導体装置用電極・配線
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP2806757B2 (ja) 半導体装置の製造方法
KR100252843B1 (ko) 반도체 소자의 확산방지막 및 그 형성방법
JPH041497B2 (ja)
JPH02170424A (ja) 半導体装置の製造方法
KR960002062B1 (ko) 금속배선 형성 방법
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
JPS62165328A (ja) 酸化後の金属合金化方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법