JPH0194657A - 半導体装置用電極・配線 - Google Patents

半導体装置用電極・配線

Info

Publication number
JPH0194657A
JPH0194657A JP62251488A JP25148887A JPH0194657A JP H0194657 A JPH0194657 A JP H0194657A JP 62251488 A JP62251488 A JP 62251488A JP 25148887 A JP25148887 A JP 25148887A JP H0194657 A JPH0194657 A JP H0194657A
Authority
JP
Japan
Prior art keywords
layer
tungsten
wiring
electrode
metals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62251488A
Other languages
English (en)
Inventor
Naoki Yamamoto
直樹 山本
Yoshio Honma
喜夫 本間
Takashi Nishida
西田 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62251488A priority Critical patent/JPH0194657A/ja
Publication of JPH0194657A publication Critical patent/JPH0194657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用電極配線に係り、特に化学気相成
長法により形成するタングステンおよびモリブデンに好
適な電極配線に関する。
[従来の技術〕 超高集積回路用微細電極、配線として、広く用いられて
きたAfl系配線にかわり、微細加工性、耐久耐ストレ
スマイグレーションおよび耐エレクトロマイグレーショ
ン性に優れたタングステンおよびモリブデン電極、配線
が注目されている。従来、素子段差上での被覆性の良い
特長に着目し、化学気相成長法によりシリコンおよび絶
縁物層上に直接該金属を堆積し電極・配線を形成する方
法が試みられている。それらについてはイクステンデイ
ド アブストラクト オン ザ 18 (1986イン
ターナシヨナル)コンファレンス オン ソリッド ス
テート デバイシイズ アンド マテリアルズ A−1
0−3,(1986年)第499頁から502頁(Ex
tended AbStracts of thel 
8th (1986International) C
onferenceon 5olid 5tate D
evices and Materials Toky
o 。
1986、A−10−3,PP499−502゜198
6に詳しく述べられている。
〔発明が解決しようとする問題点〕
上記従来技術はシリコン半導体装置に設けられているシ
リコン酸化物、りん硅酸ガラスあるいはボロン−りん硅
酸ガラスなど絶縁物上へのタングステンあるいはモリブ
デンの堆積が難しく、また堆積した場合においても、該
金属は上記絶縁物に対する接着力が弱く、半導体製造工
程で剥離するという問題があった。また該金属からなる
電極、配線においては、800〜1000℃の高温熱処
理工程で、りんあるいはボロンを含有した絶縁層からこ
れら元素が容易に該金属層内を拡散し、該金属とシリコ
ン層接触部の導通不良を生じるという問題があった。た
とえばタングステン電極とp十拡散層との接触部では、
絶縁膜中のりんがダンゲステン層を経由し、p十拡散層
まで到達し。
電極−拡散層間絶縁抵抗を10″″δΩ・口から10−
8Ω・■まで増大させた。さらに、該金属からなる電極
・配線においては、熱処理により金属とシリコン層が容
易に反応し、反応に伴う体積収縮のため反応層が剥離す
るため、電極形式後約600℃以上の熱処理をほどこせ
ないという問題があった。
本発明の目的は上記技術の問題点を解決したタングステ
ンあるいはモリブデン電極・配線を実現することにある
〔問題点を解決するための手段〕
上記目的は、シリコン層および絶縁層上にN a 。
Va、VIa族およびコバルト、テラケルなどの遷移金
属あるいはそれらのシリコン化合物を窒化物なしめた層
をあらかじめ形成した後、その上に化学蒸着法によりタ
ングステンあるいはモリブデンを堆積し、該金属と上記
窒化物を所望の電極・配線形状に加工することにより、
達成される。
〔作用〕
該金属窒化物層はスパッタ法により所望窒化物からなる
スパッタ・ターゲットを用いて形成することができる。
また所定金属あるいはシリコン化合物ターゲットを用い
、−坦これらの層を形成した後、窒素ガスもしくはアン
モニアガス雰囲気で熱処理することにより金属窒化物が
得られる。またスパッタ法により形成した膜は、その形
成状件を最適化することにより絶縁物に対し強力な接着
力を有するようにできる。なおIVa族金属あるいはそ
の化合物はシリコン酸化物系絶縁膜に対する接着力が強
いため、化学気相成長法により形成しても絶縁物層から
剥離することはない。このような金属窒化物膜上に化学
気相成長法で形成したタングステンおよびモリブデンは
接着力が強いため、従来技術の欠点であったこれら金属
からなる電極・配線の剥離の問題を生じない。また該金
属窒化物では、それを構成する金属あるいはシリコン化
合物と比較し、りんおよびボロンの拡散速度が1〜4桁
小さい。このため、該窒化物はりん、ボロン含有シリコ
ン酸化物からりん、ボロンのタングステンおよびモリブ
デン層への拡散の障壁となり、電極−拡散層間接触抵抗
の熱処理による増大を防止することができる。
さらに、タングステンおよびモリブデン層とシリコン層
間に該金属窒化物層を設けることにより900〜100
0℃の高温熱処理によっても該金属層とシリコン層の反
応を抑止できる。これは1000℃程度の高温熱処理を
経ても、該金属窒化物がシリコンおよびタングステン、
そしてモリブデンと急激な反応を生じないためである。
〔実施例〕
以下、本発明の実施例を第1図により説明する。
[実施例1コ シリコン基板に設けられたnウェル1yPウエル2内の
所定領域にボロンを拡散したp十拡散層3およびひ素を
拡散したn十拡散層4を形成し、次に層間絶縁膜層6と
して、ボロンを10mo1%。
りんを5mo1%含有したシリコン酸化物を600nm
堆積した後、900℃、30分の窒素雰囲気中熱処理を
行なった0次にホトリソグラフィ技術、ドライエツチン
グ技術により0.5μmから1.0μm径のコンタクト
孔を絶縁膜に開けた後、窒素ガスによりチタンターゲッ
トからチタンをスパッタ法により飛翔させ、コンタク孔
内の拡散層および上記絶縁膜上にチタン窒化物7を11
00n堆積した。
次に上記試料を化学気相成長装置の反応用真空室内に装
填し300℃に加熱した後、真空室内にタングステン弗
化物ガスと水素を導入し、それらのガスを化学反応させ
、試料上に500nmのタングステン8を堆積した。こ
のように形成したタングステンとチタン窒化物層を通常
のホトリソグラフイ技術とイオウ弗化物を主成分とした
反応ガスを用いた異方性ドライエツチング技術により電
極・配線形状に加工した。最後にアルゴンガス中で、9
50℃、30分の熱処理を行ない半導体装置を作製した
。この装置作製過程の熱処理工程でタングステンの剥離
は生せず、チタン窒化物とタングステンおよびシリコン
基板との顕著な反応は観察されなかった。またタングス
テン電極・配線とn+およびp十拡散層間の接触抵抗は
ともに5×10−7Ω・d以下と良好な値を示し、オー
ミック特性を示した。これはチタン窒化物のりん、ボロ
ン含有シリコン酸化物からタングステン層への不純物拡
散に対する障壁効果による。なお上記チタン窒化物のか
わりにジルコニウム、ハフニウム。
タンタルバナジウム、ニオビウムの窒化物についても同
様の実験を試みた結果、はとんど同様の効果が得られた
[実施例2] 本実例では実施例1のタングステンのかわりに、モリブ
デン塩化物源を用い化学気相成長法により、モリブデン
暎8を金属窒化物7上に堆積した。窒化物としてはコバ
ルトを50nmスパッタ法で堆積した後、アンモニアガ
ス雰囲気中で熱処理し、コバルト窒化物を形成した。電
極・配線形成にあたっては、レジストをマスクとし、イ
オウ弗化物ガスを用いた異方性ドライエツチング技術に
より、まずモリブデン層を加工した。次に、これらをマ
スクとして、イオンシリング装置を用い、モリブデン層
と同一の形状にコバルト窒化物を加工し、電極・配線と
した。本実施例のコバルト窒化物も実施例1と同様の効
果を示した。またニッケル窒化物を同様の方法で形成し
、本発明の効果を確認した。がお、スパッタ法で形成し
たクロム、タングステン、モリブデンの窒化物は本実施
例と同様アンモニアガス熱処理により形成したが、その
電極・配線への加工は、その上に化学気相成長法で形成
したモリブデンあるいはタングステンと同時に加工した
〔発明の効果〕
本発明によれば半導体装置上に化学的気相成長法により
形成したタングステンあるいはモリブデンの剥離を防止
でき、また層間絶縁膜およびシリコン基板内拡散層に含
有させたボロン、りん不純物の該金属内への拡散を抑止
できるため、電極−拡散層間の接触抵抗増大を防止でき
る効果がある。
さらに金属窒化物とシリコン層は1000℃程度の高温
まで顕著な反応を示さないため、タングステンあるいは
モリブデン電極・配線を用いた半導体装置作製において
も、高温熱処理工程が可能となり、製造プロセスの自由
度が向上するという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例を示す断面図である。 1・・・Si基板に設けられたn型ウェル、2・・・p
型ウェル、3・・・p十拡散層、4・・・n÷拡散層、
5・・・素子間分離絶縁膜、6・・・層間絶縁膜、7・
・・金属窒化物層、8・・・化学気相成長法により形成
したタンーテ゛9 う /、、、fl’!l−ウェル 8・−・ル砧方薯讐寄讐°゛

Claims (1)

    【特許請求の範囲】
  1. 1、元素同期律表のIVa、Va、VIa族に属する金属、
    ならびにコバルト、ニッケルなどの金属あるいはそれら
    のシリコン化合物を窒化物ならしめ層上に化学的気相成
    長法によりタングステンもしくはモリブデンを堆積し、
    これらの層を所望の形状に加工したことを特徴とする半
    導体装置用電極・配線。
JP62251488A 1987-10-07 1987-10-07 半導体装置用電極・配線 Pending JPH0194657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62251488A JPH0194657A (ja) 1987-10-07 1987-10-07 半導体装置用電極・配線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62251488A JPH0194657A (ja) 1987-10-07 1987-10-07 半導体装置用電極・配線

Publications (1)

Publication Number Publication Date
JPH0194657A true JPH0194657A (ja) 1989-04-13

Family

ID=17223547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62251488A Pending JPH0194657A (ja) 1987-10-07 1987-10-07 半導体装置用電極・配線

Country Status (1)

Country Link
JP (1) JPH0194657A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175626A (ja) * 1989-12-04 1991-07-30 Nmb Semiconductor:Kk 集積回路およびその製法
US6197702B1 (en) 1997-05-30 2001-03-06 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7221056B2 (en) 2003-09-24 2007-05-22 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
WO2021166935A1 (ja) 2020-02-17 2021-08-26 保土谷化学工業株式会社 有機エレクトロルミネッセンス素子
KR20210143110A (ko) 2020-05-19 2021-11-26 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175626A (ja) * 1989-12-04 1991-07-30 Nmb Semiconductor:Kk 集積回路およびその製法
US7122469B2 (en) 1997-05-30 2006-10-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6503819B2 (en) 1997-05-30 2003-01-07 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6528403B2 (en) 1997-05-30 2003-03-04 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6784116B2 (en) 1997-05-30 2004-08-31 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6987069B2 (en) 1997-05-30 2006-01-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6197702B1 (en) 1997-05-30 2001-03-06 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7221056B2 (en) 2003-09-24 2007-05-22 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
WO2021166935A1 (ja) 2020-02-17 2021-08-26 保土谷化学工業株式会社 有機エレクトロルミネッセンス素子
KR20210143110A (ko) 2020-05-19 2021-11-26 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US11549179B2 (en) 2020-05-19 2023-01-10 Tokyo Electron Limited Film forming method

Similar Documents

Publication Publication Date Title
US5893752A (en) Process for forming a semiconductor device
KR0172772B1 (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
JPH0736403B2 (ja) 耐火金属の付着方法
JPS58115855A (ja) 半導体装置およびその製造法
JP2809196B2 (ja) 半導体装置の製造方法
JPH09186102A (ja) 半導体装置の製造方法
JPH0194657A (ja) 半導体装置用電極・配線
EP0192646B1 (en) Diffusion barrier layer for integrated-circuit devices
US5013526A (en) Superconducting alloys comprising tungsten, molybdenum, silicon and oxygen
JP2950555B2 (ja) 半導体装置の製造方法
JPH0464226A (ja) 金属フッ化膜を備えた電子装置
JPH05129231A (ja) 電極配線
JPH06204170A (ja) 半導体装置およびその製造方法
US6579614B2 (en) Structure having refractory metal film on a substrate
JPH03147328A (ja) 半導体装置の製造方法
JPH02177427A (ja) 半導体装置の製造方法
JP2542617B2 (ja) 半導体装置の製造方法
JP3206527B2 (ja) 半導体装置の製造方法
JP2932484B2 (ja) 高融点金属多層膜形成法
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JPS6384154A (ja) 半導体装置の製造方法
JPH02235372A (ja) 半導体装置とその製造方法
JPS62118525A (ja) 半導体装置の製造方法
JPH03278431A (ja) 半導体装置の製造方法
JPH0410572A (ja) 半導体集積回路装置及びその製造方法