JPH04106532A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04106532A JPH04106532A JP2224741A JP22474190A JPH04106532A JP H04106532 A JPH04106532 A JP H04106532A JP 2224741 A JP2224741 A JP 2224741A JP 22474190 A JP22474190 A JP 22474190A JP H04106532 A JPH04106532 A JP H04106532A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- signal line
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は液晶表示装置に係わり、特にアクティブマトリ
クス型の装置に関する。
クス型の装置に関する。
（従来の技術）
従来のアクティブマトリクス型の液晶表示装置として、
「日経エレクトロニクス１９８４年９月１０日号、９．
２１１−２４０Ｊに掲載されたものがある。第６図に、
その一画素分の構成を示す。
「日経エレクトロニクス１９８４年９月１０日号、９．
２１１−２４０Ｊに掲載されたものがある。第６図に、
その一画素分の構成を示す。
列方向に信号線１３が配線され、行方向に走査線１２が
配線されている。信号線１３と走査線１２との交点には
薄膜トランジスタ（以下、ＴＦＴと称する）１４が配置
され、またマトリクス状に画素電極１１が形成されてい
る。そして、ＴＦＴ１４と信号線１３とはコンタクトホ
ール１５において接続され、ＴＦＴ１４と画素電極１１
とはコンタクトホール１６において接続されている。
配線されている。信号線１３と走査線１２との交点には
薄膜トランジスタ（以下、ＴＦＴと称する）１４が配置
され、またマトリクス状に画素電極１１が形成されてい
る。そして、ＴＦＴ１４と信号線１３とはコンタクトホ
ール１５において接続され、ＴＦＴ１４と画素電極１１
とはコンタクトホール１６において接続されている。
この第６図のＤ−Ｄ線に沿う縦断面は、第７図に示され
るようである。ＴＰＴ基板２１の表面にＴＦＴ１４のソ
ース部２２、走査線１２が形成され、層間絶縁膜２４を
介して信号線１３か形成されている。ソース部２２の表
面には、図示されていないゲート電極との間に設けるゲ
ート絶縁膜２３か形成されており、コンタクトホール１
５が開孔されて信号線１３とソース部２２とが接続され
ている。
るようである。ＴＰＴ基板２１の表面にＴＦＴ１４のソ
ース部２２、走査線１２が形成され、層間絶縁膜２４を
介して信号線１３か形成されている。ソース部２２の表
面には、図示されていないゲート電極との間に設けるゲ
ート絶縁膜２３か形成されており、コンタクトホール１
５が開孔されて信号線１３とソース部２２とが接続され
ている。
第６図のＥ−Ｅ線に沿う縦断面は第８図のようである。
ＴＰＴ基板２１の表面に、半導体薄膜から成るソース部
２２、チャネル部３２およびドレイン部３３が形成され
、さらにチャネル部３２の上部には、ゲート絶縁膜２３
を介してゲート電極１２が形成されている。層間絶縁膜
２４を介して形成された画素電極１１が、コンタクトホ
ール１６においてドレイン部３３に接続されており、信
号線１３がコンタクトホール１５においてソース部２２
に接続されている。
２２、チャネル部３２およびドレイン部３３が形成され
、さらにチャネル部３２の上部には、ゲート絶縁膜２３
を介してゲート電極１２が形成されている。層間絶縁膜
２４を介して形成された画素電極１１が、コンタクトホ
ール１６においてドレイン部３３に接続されており、信
号線１３がコンタクトホール１５においてソース部２２
に接続されている。
（発明が解決しようとする課題）
しかしこのような構成を有する従来の装置には、信号線
１３上に断線が発生しやすく、線欠陥を生じやすいとい
う問題があった。信号線を多層化することて防止するこ
とも考えられるか、信号線の基本的な構造には変化がな
く、断線を有効に防止することはできなかった。
１３上に断線が発生しやすく、線欠陥を生じやすいとい
う問題があった。信号線を多層化することて防止するこ
とも考えられるか、信号線の基本的な構造には変化がな
く、断線を有効に防止することはできなかった。
本発明は上記事情に鑑みてなされたものであり、信号線
の断線を防止し、歩留まりの向上及びコスト低減を達成
し得る液晶表示装置を提供することを目的とする。
の断線を防止し、歩留まりの向上及びコスト低減を達成
し得る液晶表示装置を提供することを目的とする。
（課題を解決するための手段）
本発明の液晶表示装置は、第１の絶縁基板上に複数の走
査線と信号線とが配置され、走査線により走査され信号
線により信号を入力される薄膜トランジスタが走査線と
信号線との交点にマトリクス状に配置され、第１の絶縁
基板に対向して設けられ対向電極が配置された第２の絶
縁基板との間に液晶が挟持された装置であって、薄膜ト
ランジスタと信号線との各々の接続部分が、半導体薄膜
によって相互に接続されていることを特徴としている。
査線と信号線とが配置され、走査線により走査され信号
線により信号を入力される薄膜トランジスタが走査線と
信号線との交点にマトリクス状に配置され、第１の絶縁
基板に対向して設けられ対向電極が配置された第２の絶
縁基板との間に液晶が挟持された装置であって、薄膜ト
ランジスタと信号線との各々の接続部分が、半導体薄膜
によって相互に接続されていることを特徴としている。
ここで、薄膜トランジスタと画素電極との各々の接続部
分の半導体薄膜が前段の走査線と絶縁膜を介して重なり
合い、容量が形成されていてもよい。
分の半導体薄膜が前段の走査線と絶縁膜を介して重なり
合い、容量が形成されていてもよい。
（作 用）
薄膜トランジスタと信号線との各接続部分が、半導体薄
膜によって相互に接続されているため、信号線に断線が
発生しても接続が確保され、信号線としての機能が維持
される。
膜によって相互に接続されているため、信号線に断線が
発生しても接続が確保され、信号線としての機能が維持
される。
また、薄膜トランジスタと画素電極との各接続部分の半
導体薄膜が、前段の走査線と絶縁膜を介して重なり合う
場合には保持容量となり、開孔率の減少を抑制しつつ、
ＴＰＴの保持動作を改善することができる。
導体薄膜が、前段の走査線と絶縁膜を介して重なり合う
場合には保持容量となり、開孔率の減少を抑制しつつ、
ＴＰＴの保持動作を改善することができる。
（実施例）
以下、本発明の一実施例について図面を参照して説明す
る。第１図は、本発明の第１の実施例による液晶表示装
置の平面構造を示したものである。
る。第１図は、本発明の第１の実施例による液晶表示装
置の平面構造を示したものである。
この実施例では、ＴＰＴはセルフ・アライン構造により
形成されている。
形成されている。
第６図に示された従来の装置と比較しＴＦＴ１４のソー
ス部同志が、ハツチングの施された半導体薄膜１７によ
って信号線１３と平行に接続されている点が異なってい
る。この第１図のＡ−Ａ線に沿う縦断面を第２図に示す
。ＴＰＴ基板２１とソース部２２との間に半導体薄膜１
７が形成されており、ソース部２２同志が相互に電気的
に接続されている。これに伴い、走査線１２と半導体薄
膜１７とを電気的に絶縁する必要が生じ、ゲート絶縁膜
２３が間に形成されている。
ス部同志が、ハツチングの施された半導体薄膜１７によ
って信号線１３と平行に接続されている点が異なってい
る。この第１図のＡ−Ａ線に沿う縦断面を第２図に示す
。ＴＰＴ基板２１とソース部２２との間に半導体薄膜１
７が形成されており、ソース部２２同志が相互に電気的
に接続されている。これに伴い、走査線１２と半導体薄
膜１７とを電気的に絶縁する必要が生じ、ゲート絶縁膜
２３が間に形成されている。
さらに、第１図のＢ−Ｂ線に沿う縦断面を第３図に示す
。これは、ＴＦＴ１４がセルフ滲アライン構造の場合に
相当する。第８図に示された従来の装置と同様に、ソー
ス部２２、チャネル部３２及びドレイン部３３が一体の
半導体薄膜に形成されているが、ＴＰＴ基板２１とソー
ス部２２との間に半導体薄膜１７が形成され、同様にド
レイン部３３との間に半導体薄膜１８が形成されている
。
。これは、ＴＦＴ１４がセルフ滲アライン構造の場合に
相当する。第８図に示された従来の装置と同様に、ソー
ス部２２、チャネル部３２及びドレイン部３３が一体の
半導体薄膜に形成されているが、ＴＰＴ基板２１とソー
ス部２２との間に半導体薄膜１７が形成され、同様にド
レイン部３３との間に半導体薄膜１８が形成されている
。
このように、信号線１３に断線が生じた場合にもソース
部２２同志が半導体薄膜１７によって接続されている。
部２２同志が半導体薄膜１７によって接続されている。
この半導体薄膜１７は、信号線１３との間にゲート絶縁
膜２３と層間絶縁膜２４とをはさんで、独立した配線パ
ターンで形成されていることを考慮すると、信号線１３
が断線している同一箇所において半導体薄膜１７までが
断線する確率は極めて小さく、無視することができる。
膜２３と層間絶縁膜２４とをはさんで、独立した配線パ
ターンで形成されていることを考慮すると、信号線１３
が断線している同一箇所において半導体薄膜１７までが
断線する確率は極めて小さく、無視することができる。
これにより、信号線１３に欠陥が生じても救済が可能で
、歩留まりが向上する。
、歩留まりが向上する。
一般に、チャネル部３２の半導体薄膜の膜厚を薄くする
と、ＴＦＴＩ４のオン時のインピーダンスが低く、オフ
時のインピーダンスが高くなって、伝達特性が向上する
。しかし、第８図に示された従来の装置においてチャネ
ル部３２の膜厚を薄くすると、必然的にソース部２２及
びドレイン部３３の膜厚も薄くなり、信号線１３及び画
素電極１１とのコンタクト抵抗が高くなるという問題が
生じる。これに対し本実施例では、ソース部２２及びド
レイン部３３の膜厚が薄くとも半導体薄膜１７及び１８
が積層されており、コンタクト抵抗を小さくすることが
できるため、チャネル部３２の膜厚を薄くして伝達特性
を改善することが可能である。
と、ＴＦＴＩ４のオン時のインピーダンスが低く、オフ
時のインピーダンスが高くなって、伝達特性が向上する
。しかし、第８図に示された従来の装置においてチャネ
ル部３２の膜厚を薄くすると、必然的にソース部２２及
びドレイン部３３の膜厚も薄くなり、信号線１３及び画
素電極１１とのコンタクト抵抗が高くなるという問題が
生じる。これに対し本実施例では、ソース部２２及びド
レイン部３３の膜厚が薄くとも半導体薄膜１７及び１８
が積層されており、コンタクト抵抗を小さくすることが
できるため、チャネル部３２の膜厚を薄くして伝達特性
を改善することが可能である。
ここでソース部２２の抵抗は高いが、一画素分のソース
部２２同志を接続する上で、選択時間内にビデオ信号を
印加するという信号線としての機能は十分に果たすこと
かできる。
部２２同志を接続する上で、選択時間内にビデオ信号を
印加するという信号線としての機能は十分に果たすこと
かできる。
この第１の実施例のように、ＴＦＴＩ４がセルフ・アラ
イン構造の場合には、インピーダンスが高いチャネル部
３２とソース部２２とが一体をなし、同一の半導体薄膜
より成っている。従って、ソース部２２同志を接続する
には、本実施例のようにこの半導体薄膜とは別に不純物
濃度の高い半導体薄膜１７を追加するか、あるいは延長
した半導体薄膜に不純物イオンを注入して低抵抗化する
必要がある。
イン構造の場合には、インピーダンスが高いチャネル部
３２とソース部２２とが一体をなし、同一の半導体薄膜
より成っている。従って、ソース部２２同志を接続する
には、本実施例のようにこの半導体薄膜とは別に不純物
濃度の高い半導体薄膜１７を追加するか、あるいは延長
した半導体薄膜に不純物イオンを注入して低抵抗化する
必要がある。
前者の場合には、半導体薄膜１７を形成するための堆積
工程やパターニング工程が必要となり、後者の構造では
不純物イオンを注入する工程が増えることになる。
工程やパターニング工程が必要となり、後者の構造では
不純物イオンを注入する工程が増えることになる。
第４図に、本発明の第２の実施例による液晶表示装置の
平面構造を示す。この実施例では、第１の実施例同様に
ＴＦＴＩ４のソース部同志が半導体薄膜１７で接続され
ているか、さらにドレインと画素電極１１との接続部の
半導体薄膜４１が延長されて、前段の信号線１２とゲー
ト絶縁膜を介して重なり合っている点に特徴がある。こ
の信号線１２と半導体薄膜４１が重なり合った領域には
、保持容量が形成される。ドレインと画素電極１１との
間に保持容量を形成すると、ＴＦＴＩ４の各電極間に存
在する寄生容量の影響で、ＴＦＴＩがオフする瞬間に生
じるオフセット電圧が減少し保持特性や画質の向上がも
たらされるが、一般に画素電極１１の開孔率の低下を招
く。これに対し、本実施例のように半導体薄膜４１を延
長して形成することにより、開孔率を殆ど減少させるこ
となく十分な保持容量を形成することができる。
平面構造を示す。この実施例では、第１の実施例同様に
ＴＦＴＩ４のソース部同志が半導体薄膜１７で接続され
ているか、さらにドレインと画素電極１１との接続部の
半導体薄膜４１が延長されて、前段の信号線１２とゲー
ト絶縁膜を介して重なり合っている点に特徴がある。こ
の信号線１２と半導体薄膜４１が重なり合った領域には
、保持容量が形成される。ドレインと画素電極１１との
間に保持容量を形成すると、ＴＦＴＩ４の各電極間に存
在する寄生容量の影響で、ＴＦＴＩがオフする瞬間に生
じるオフセット電圧が減少し保持特性や画質の向上がも
たらされるが、一般に画素電極１１の開孔率の低下を招
く。これに対し、本実施例のように半導体薄膜４１を延
長して形成することにより、開孔率を殆ど減少させるこ
となく十分な保持容量を形成することができる。
また、ＴＦＴをノン・セルファライン構造で形成する場
合にも、本発明の適用は可能である。この場合の装置を
、第３の実施例として縦断面構造を第５図に示す。第３
図に示された第１の実施例では、ゲート電極１２をマス
クとして一体の半導体薄膜のソース部２２とドレイン部
３３とに不純物イオンを注入しているが、本実施例では
ソース部５２、ドレイン部５３とチャネル部５４とを別
にパターニングして形成している。他の第１の実施例と
同様な構成要素には、同一の番号を付して説明を省略す
る。この場合には、ソース部５２の半導体薄膜が直接延
長されて、信号線１３と平行に各ソース部同志を接続し
ている。従って第１の実施例のように、ソース部２２の
下部に別に半導体薄膜１７を形成する必要がなく、半導
体薄膜の堆積及びパターニングの工程が不要となる。
合にも、本発明の適用は可能である。この場合の装置を
、第３の実施例として縦断面構造を第５図に示す。第３
図に示された第１の実施例では、ゲート電極１２をマス
クとして一体の半導体薄膜のソース部２２とドレイン部
３３とに不純物イオンを注入しているが、本実施例では
ソース部５２、ドレイン部５３とチャネル部５４とを別
にパターニングして形成している。他の第１の実施例と
同様な構成要素には、同一の番号を付して説明を省略す
る。この場合には、ソース部５２の半導体薄膜が直接延
長されて、信号線１３と平行に各ソース部同志を接続し
ている。従って第１の実施例のように、ソース部２２の
下部に別に半導体薄膜１７を形成する必要がなく、半導
体薄膜の堆積及びパターニングの工程が不要となる。
上述した実施例はいずれも一例であって、本発明を限定
するものではない。半導体薄膜によりソース部同志が信
号線に平行に接続されていればよく、その接続構造はＴ
ＰＴの形成法によっても異なり、実施例と別構造のもの
であってもよい。
するものではない。半導体薄膜によりソース部同志が信
号線に平行に接続されていればよく、その接続構造はＴ
ＰＴの形成法によっても異なり、実施例と別構造のもの
であってもよい。
以上説明したように本発明の液晶表示装置によれば、薄
膜トランジスタと信号線との各接続部分が半導体薄膜に
よって相互に接続されているため、信号線に断線が発生
しても接続か確保されて自動的に線欠陥が救済され、歩
留まりの向上及びコスト低減が達成される。また薄膜ト
ランジスタと画素電極との各接続部分の半導体薄膜が、
前段の走査線と絶縁膜を介して重なり合う場合には、開
孔率をあまり減少させることなく保持容量を得ることが
でき、ＴＰＴの保持動作が改善されて高画質化が可能と
なる。
膜トランジスタと信号線との各接続部分が半導体薄膜に
よって相互に接続されているため、信号線に断線が発生
しても接続か確保されて自動的に線欠陥が救済され、歩
留まりの向上及びコスト低減が達成される。また薄膜ト
ランジスタと画素電極との各接続部分の半導体薄膜が、
前段の走査線と絶縁膜を介して重なり合う場合には、開
孔率をあまり減少させることなく保持容量を得ることが
でき、ＴＰＴの保持動作が改善されて高画質化が可能と
なる。
図である。
１１・・・画素電極、１２・・・走査線、１３・・・信
号線、１４・・・ＴＰＴ、１５．１６・・・コンタクト
ホール、１７．１８．４１・・・半導体薄膜、２１．５
１・・・ＴＰＴ基板、２２．５２・・・ソース部、２３
・・・ゲート絶縁膜、２４・・・層間絶縁膜、３２．５
４・・・チャネル部、３３．５３・・・ドレイン部、５
６・・・ゲート電極。
号線、１４・・・ＴＰＴ、１５．１６・・・コンタクト
ホール、１７．１８．４１・・・半導体薄膜、２１．５
１・・・ＴＰＴ基板、２２．５２・・・ソース部、２３
・・・ゲート絶縁膜、２４・・・層間絶縁膜、３２．５
４・・・チャネル部、３３．５３・・・ドレイン部、５
６・・・ゲート電極。
Claims (1)
- 【特許請求の範囲】 １、第１の絶縁基板上に複数の走査線と信号線とが配置
され、前記走査線により走査され前記信号線により信号
を入力される薄膜トランジスタが前記走査線と前記信号
線との交点にマトリクス状に配置され、前記第１の絶縁
基板に対向して設けられ対向電極が配置された第２の絶
縁基板との間に液晶が挟持された液晶表示装置において
、前記薄膜トランジスタと前記信号線との各々の接続部
分が、半導体薄膜によって相互に接続されていることを
特徴とする液晶表示装置。 ２、前記薄膜トランジスタと前記画素電極との各々の接
続部分の半導体薄膜が前段の走査線と絶縁膜を介して重
なり合い、容量が形成されていることを特徴とする請求
項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22474190A JP3044762B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22474190A JP3044762B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04106532A true JPH04106532A (ja) | 1992-04-08 |
| JP3044762B2 JP3044762B2 (ja) | 2000-05-22 |
Family
ID=16818513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22474190A Expired - Fee Related JP3044762B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044762B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5546204A (en) * | 1994-05-26 | 1996-08-13 | Honeywell Inc. | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon |
| US5867242A (en) * | 1994-04-28 | 1999-02-02 | Xerox Corporation | Electrically isolated pixel element in a low voltage activated active matrix liquid crystal display and method |
| JP2008224806A (ja) * | 2007-03-09 | 2008-09-25 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2009122256A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2013037126A (ja) * | 2011-08-05 | 2013-02-21 | Japan Display Central Co Ltd | 液晶表示装置 |
| US9752630B2 (en) | 2014-09-09 | 2017-09-05 | Kawasaki Jukogyo Kabushiki Kaisha | Centrifugal clutch |
-
1990
- 1990-08-27 JP JP22474190A patent/JP3044762B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867242A (en) * | 1994-04-28 | 1999-02-02 | Xerox Corporation | Electrically isolated pixel element in a low voltage activated active matrix liquid crystal display and method |
| US5546204A (en) * | 1994-05-26 | 1996-08-13 | Honeywell Inc. | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon |
| JP2008224806A (ja) * | 2007-03-09 | 2008-09-25 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2009122256A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2013037126A (ja) * | 2011-08-05 | 2013-02-21 | Japan Display Central Co Ltd | 液晶表示装置 |
| US9752630B2 (en) | 2014-09-09 | 2017-09-05 | Kawasaki Jukogyo Kabushiki Kaisha | Centrifugal clutch |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3044762B2 (ja) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781658B1 (en) | Reflection type liquid crystal display device having a high aperture ratio | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| US5995177A (en) | Active matrix substrate with multi-layer signal lines and/or electrodes | |
| JP3024620B2 (ja) | 液晶パネルの製造方法 | |
| JPH1048663A (ja) | 液晶表示装置 | |
| JPH06332007A (ja) | 液晶表示装置 | |
| US5835170A (en) | Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel | |
| JPH10153793A (ja) | 液晶表示装置 | |
| JPH04106532A (ja) | 液晶表示装置 | |
| JP3031664B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100205378B1 (ko) | 액티브 매트릭스 액정표시소자 | |
| KR20000071809A (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| JPH05150264A (ja) | ドライバ内蔵型液晶表示パネルおよびその製造方法 | |
| JPH06160875A (ja) | 液晶表示装置 | |
| JPH117046A (ja) | 液晶表示装置 | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| JP3082277B2 (ja) | 液晶表示装置 | |
| JP3286843B2 (ja) | 液晶パネル | |
| JPH02228632A (ja) | 電気光学装置及びその製造方法 | |
| JP2000310766A (ja) | アクティブマトリクス基板の駆動方法及び液晶表示装置 | |
| JP3092570B2 (ja) | 液晶表示パネルの製造方法 | |
| JPH02157729A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2622661B2 (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |